信號完整性與電源完整性模擬設計

目　　錄
第1章　信號完整性原理圖 （1）
1.1　新建LineSim工程 （1）
1.2　運行模擬 （6）
1.3　端接優化 （7）
第2章　LineSim Cell-Based SCH原理圖 （10）
第3章　信號完整性理論 （19）
3.1　信號完整性概述 （19）
3.2　傳輸線 （20）
3.2.1　傳輸線效應 （22）
3.2.2　微帶線和帶狀線的串擾比較 （27）
3.3　時序 （29）
3.4　電磁乾擾（EMI）與電磁兼容（EMC） （32）
3.5　信號完整性的“4T原則” （34）
3.5.1　芯片設計技術 （35）
3.5.2　電路的拓撲結構 （36）
3.5.3　電路的端接 （37）
3.5.4　傳輸線的參數 （39）
3.6　疊層 （41）
3.7　影響傳輸延時的因素 （41）
3.8　在LineSim中查看傳輸線參數 （42）
第4章　HyperLynx軟件簡介 （44）
4.1　前模擬流程 （44）
4.2　HyperLynx菜單設置 （45）
4.3　HyperLynx工作界面介紹 （54）
第5章　模擬模型簡介 （67）
5.1　HyperLynx支持的模擬模型 （67）
5.2　MOD模型 （67）
5.3　IBIS模型 （69）
5.4　SPICE模型 （77）
5.5　S參數模型 （81）
5.6　EBD模型 （84）
5.7　PML模型 （86）
第6章　HyperLynx（SI）疊層結構 （87）
6.1　疊層編輯器簡介 （87）
6.2　疊層編輯器中的菜單 （88）
6.3　疊層編輯器中的表格 （92）
6.4　疊層編輯器中的標簽 （94）
6.5　疊層編輯器熟悉步驟 （95）
6.6　目前常見的疊層 （96）
第7章　HyperLynx之PADS導入 （99）
7.1　PADS導出設置 （99）
7.2　導入HyperLynx （101）
第8章　HyperLynx去耦電容預分析 （102）
8.1　新建一個LineSim Free-Form原理圖 （102）
8.2　編輯疊層結構 （103）
8.3　畫板框 （104）
8.4　添加去耦電容 （105）
8.5　模擬分析 （108）
第9章　HyperLynx之Allegro導入 （122）
9.1　Intel FPGA BRD主板導入過程 （122）
9.2　DDR內存條導入過程 （128）
第10章　HyperLynx之HDMI實例講解 （131）
10.1　HDMI簡介 （131）
10.2　HDMI概述 （131）
10.3　HDMI標準物理層 （133）
10.3.1　連接器和電纜 （133）
10.3.2　電氣規範 （139）
10.4　信號和編碼 （147）
10.5　眼圖和眼圖模板 （148）
10.6　HDMI模擬示例 （152）
10.6.1　源設備側眼圖建模模擬示例 （152）
10.6.2　HDMI差分對長度模擬示例 （162）
10.6.3　HDMI插入Connector的寄生S參數後對比原理圖模擬示例 （169）
10.6.4　HDMI差分對內偏差模擬示例 （170）
10.6.5　HDMI差分對間偏差模擬示例 （177）
10.6.6　HDMI常規鏈路模擬示例 （182）
10.7　HDMI後模擬示例 （191）
第11章　HyperLynx之USB模擬實例 （196）
11.1　USB簡介 （196）
11.2　USB 1.0/1.1/2.0的上電識別過程 （204）
11.3　USB 2.0測試點和測試眼圖模板 （206）
11.4　USB鏈路圖 （211）
11.5　二層板項目實例 （228）
11.6　USB 3.0體系架構概述 （235）
11.6.1　USB 3.0系統說明 （235）
11.6.2　超高速架構 （236）
11.6.3　電纜結構和電線分配 （240）
11.6.4　物理層的功能描述 （248）
11.6.5　符號編碼 （249）
11.6.6　時鐘與抖動 （250）
11.6.7　驅動器技術規格書 （251）
11.6.8　USB 3.0的預模擬評估 （253）
11.6.9　USB 3.0後模擬 （263）
第12章　HyperLynx之DDR模擬實例 （267）
12.1　DRAM簡介 （267）
12.2　DDR2存儲器接口的SI前模擬 （269）
12.3　DDR2存儲器接口的SI後模擬 （300）
12.4　DDR3 Fly-By結構預模擬舉例 （323）
12.5　DDR3的PCB後模擬 （330）
第13章　HyperLynx之DC Drop模擬 （342）
13.1　DC Drop前模擬 （342）
13.2　3D顯示圖形中的按鈕功能 （347）
13.3　直流電流密度圖 （348）
13.4　多層板直流降後模擬例子 （352）
13.5　多層板直流降批處理後模擬例子 （363）
13.6　二層板直流降模擬例子 （366）
13.7　DDR2內存條直流降模擬例子 （377）
第14章　去耦平面噪聲及協同分析實例 （385）
14.1　電源完整性理論 （385）
14.2　去耦預分析舉例 （386）
14.3　去耦平面後分析舉例 （405）
14.4　去耦電容後分析舉例 （412）
14.5　用QPL文件去耦後分析舉例 （422）
14.6　平面噪聲分析 （428）
14.7　平面噪聲後分析 （432）
14.8　SI/PI協同模擬 （438）
14.9　通過過孔旁路分析研究過孔阻抗的好壞 （443）
14.10　PDN預設計 （446）
14.11　多層板去耦後分析 （459）
14.12　4層板去耦後分析 （465）
14.13　導出內存條EBD模型 （472）
第15章　HyperLynx之S參數級聯和TDR查看 （477）