集成電路與等離子體裝備

目錄
TABLE OF CONTENTS
第1章 集成電路簡介/1
1.1 集成電路的誕生簡史/1
1.1.1 電子電腦/2
1.1.2 晶體管/4
1.1.3 集成電路/6
1.2 集成電路的發展與挑戰/10
1.2.1 集成電路製造中的尺寸概念/11
1.2.2 平面工藝/14
1.2.3 摩爾定律/16
1.2.4 摩爾定律的延續/17
1.2.5 超越摩爾定律/26
1.3 集成電路分類/27
1.3.1 邏輯處理器/28
1.3.2 存儲器/29
1.3.3 微元件集成電路/32
1.3.4 模擬集成電路/32
1.4 集成電路的產業化/32
1.4.1 集成電路的產業化分工/33
1.4.2 集成電路產業化要求/35
1.4.3 集成電路產業化趨勢/37
1.5 集成電路領域中的等離子體設備簡介/38
1.5.1 集成電路製造中的等離子體設備簡介/39
1.5.2 集成電路封裝中的等離子體設備簡介/44
參考文獻/47
第2章 等離子體基礎/49
2.1 氣體放電的概念和基本過程/49
2.1.1 氣體放電的基本概念/49
2.1.2 氣體放電基本過程/51
2.2 等離子體放電的基本性質/55
2.2.1 等離子體的基本概念/55
2.2.2 等離子體的基本特徵/56
2.2.3 等離子體鞘層/58
2.2.4 等離子體振盪/60
2.3 典型的氣體放電/61
2.3.1 輝光放電/63
2.3.2 容性放電/64
2.3.3 感性放電/67
2.3.4 電子迴旋共振等離子體放電/71
參考文獻/73
第3章 集成電路中的等離子體刻蝕工藝與裝備/74
3.1 刻蝕技術的起源和歷史/74
3.2 等離子體刻蝕裝備的分類/78
3.2.1 容性耦合等離子體源/78
3.2.2 電感應耦合等離子體源/79
3.2.3 電子迴旋共振等離子體源/79
3.3 等離子體刻蝕工藝過程/80
3.4 等離子體刻蝕工藝評價指標/82
3.4.1 刻蝕速率/82
3.4.2 刻蝕速率均勻性/82
3.4.3 刻蝕選擇比/83
3.4.4 刻蝕形貌/83
3.4.5 刻蝕線寬偏差/84
3.4.6 負載效應/84
3.4.7 刻蝕線邊緣和線寬粗糙度/86
3.4.8 終點檢測/87
3.5 等離子體刻蝕技術在集成電路製造中的應用/89
3.5.1 矽刻蝕/89
3.5.2 多晶矽刻蝕/90
3.5.3 介質刻蝕/91
3.5.4 金屬鋁刻蝕/93
3.6 等離子體刻蝕工藝在集成電路封裝中的應用/94
3.6.1 矽整面減薄工藝/94
3.6.2 深矽刻蝕工藝/96
3.6.3 等離子體切割工藝/99
3.6.4 矽微腔刻蝕工藝/101
3.7 等離子體刻蝕技術的挑戰/104
3.7.1 雙重成像曝光技術/105
3.7.2 鰭式場效應晶體管刻蝕技術/107
3.7.3 高深寬比刻蝕技術/109
參考文獻/110
第4章 集成電路中的等離子體錶面處理工藝與裝備/113
4.1 集成電路中的等離子體錶面處理工藝/114
4.1.1 等離子體去膠工藝/114
4.1.2 刻蝕後等離子體錶面處理工藝/117
4.1.3 等離子體錶面清潔工藝/118
4.1.4 等離子體錶面改性工藝/119
4.1.5 翹曲片等離子體錶面處理工藝/120
4.1.6 晶圓邊緣等離子體錶面處理工藝/121
4.2 集成電路中的等離子體錶面處理設備/124
4.2.1 遠程等離子體源/124
4.2.2 晶圓邊緣錶面處理設備/127
4.3 等離子體錶面處理技術的挑戰/128
4.3.1 等離子體錶面處理的損傷問題/128
4.3.2 等離子體錶面處理的顆粒問題/129
4.3.3 等離子體錶面處理材料種類多樣化/130
4.3.4 晶圓邊緣等離子體錶面處理設備均勻性/130
參考文獻/131
第5章 集成電路中的物理氣相沈積工藝與裝備/134
5.1 物理氣相沈積設備概述/134
5.1.1 蒸鍍設備/135
5.1.2 直流磁控濺射設備/136
5.1.3 射頻磁控濺射設備/139
5.1.4 磁控濺射和磁控管設計/141
5.2 磁控濺射真空系統及相關設備/145
5.2.1 靶材/145
5.2.2 真空系統/146
5.2.3 預加熱系統和去氣腔室/148
5.2.4 平臺系統/150
5.3 磁控濺射沈積設備腔室結構/154
5.3.1 預清洗腔室/159
5.3.2 標準PVD腔室/162
5.3.3 長距PVD腔室/165
5.3.4 金屬離子化PVD腔室/171
5.3.5 DC/RFPVD腔室/174
5.3.6 MCVD/ALD腔室的集合/177
5.4 金屬薄膜沈積工藝評價指標/179
5.4.1 薄膜厚度和電阻/180
5.4.2 薄膜應力/181
5.4.3 薄膜反射率/182
5.4.4 顆粒和缺陷控制/183
5.4.5 薄膜組織結構/184
參考文獻/186
第6章 等離子體增強化學氣相沈積工藝與裝備/187
6.1 化學氣相沈積和等離子體增強化學氣相沈積/187
6.1.1 化學氣相沈積簡介/187
6.1.2 等離子體增強化學氣相沈積簡介/188
6.2 PECVD工藝原理/192
6.2.1 PECVD冷等離子體特點和電子能量分佈函數/193
6.2.2 PECVD等離子體α-mode和γ-mode/195
6.3 PECVD設備/198
6.4 PECVD設備在集成電路製造中的應用/204
6.4.1 刻蝕硬掩膜/204
6.4.2 光刻抗反射膜/205
6.4.3 關鍵尺寸空隙填充/207
6.4.43 DNAND柵極堆疊/207
6.4.5 應力工程和結構應用/209
6.4.6 電介質膜/211
6.4.7 低介電和擴散阻擋/211
6.5 PECVD工藝性能評價/215
6.5.1 變角度光學橢圓偏振儀/215
6.5.2 光譜反射計和棱鏡耦合器/217
6.5.3 傅裏葉紅外光譜儀/217
6.5.4 C-V和I-V電學性質測量/218
參考文獻/220
第7章 高密度等離子體化學氣相沈積工藝與裝備/224
7.1 高密度等離子體化學氣相沈積工藝/224
7.1.1 淺溝槽隔離介電質填充/227
7.1.2 層間介電質填充/229
7.1.3 金屬間介電質填充/230
7.1.4 鈍化介電質填充/231
7.1.5 各工藝應用之間的比較/232
7.2 高密度等離子體化學氣相沈積設備/233
7.2.1 設備工藝原理/234
7.2.2 設備硬件設計/234
7.3 高密度等離子體化學氣相沈積工藝性能評價/236
7.3.1 速率/236
7.3.2 膜層質量/238
7.3.3 顆粒與金屬汙染/243
參考文獻/245
第8章 集成電路中的爐管工藝與裝備/248
8.1 集成電路中的爐管工藝/248
8.1.1 爐管氧化和退火工藝/249
8.1.2 爐管低壓化學氣相沈積工藝/251
8.1.3 爐管原子層沈積工藝/255
8.2 爐管中的批式ALD設備/257
8.2.1 批式ALD設備概況/257
8.2.2 批式ALD設備硬件結構/258
8.2.3 批式ALD設備所能對應的集成電路薄膜/261
8.2.4 批式ALD設備的工藝說明/263
8.3 爐管中的熱處理設備/264
8.3.1 氧化工藝設備/265
8.3.2 合金化/退火工藝設備/268
8.4 爐管在集成電路等離子體設備中的應用/274
8.4.1 爐管原子層沈積設備的等離子體應用介紹/274
8.4.2 爐管原子層沈積氮化矽設備的等離子體應用/278
8.4.3 爐管原子層沈積氧化矽設備的等離子體應用/280
參考文獻/282