華章教育·計算機類專業系統能力培養系列教材:計算機體系結構基礎 华章教育·计算机类专业系统能力培养系列教材:计算机体系结构基础

胡偉武, 等

  • 出版商: 機械工業出版社
  • 出版日期: 2017-09-01
  • 售價: $294
  • 貴賓價: 9.5$279
  • 語言: 簡體中文
  • 頁數: 294
  • 裝訂: 平裝
  • ISBN: 711157978X
  • ISBN-13: 9787111579786

下單後立即進貨 (4週~6週)

買這商品的人也買了...

商品描述

本書由國內從事微處理器設計的一線科研人員編寫而成。作者從微處理器設計的角度出發,充分考慮電腦體系結構的學科完整性,強調體系結構、基礎軟件、電路和器件的融會貫通。

全書共分16章,包括指令系統結構、電腦硬件結構、CPU微結構、並行處理結構、電腦性能分析等主要內容,重點放在作為軟硬件界面的指令系統結構,以及包含CPU、GPU、南北橋協同的電腦硬件結構上。本書可作為高等學校“電腦體系結構”課程的本科生教材,同時也適合相關專業研究生或電腦技術人員參考閱讀。

作者簡介

胡偉武

1991年本科畢業於中國科技大學計算機系,隨後免試進入中國科學院計算所直接攻讀博士學位,師從著名計算機專家夏培肅院士,1996年獲工學博士學位。

現任中國科學院計算所總工程師、研究員、博士生導師,龍芯中科技術有限公司總經理。主要研究方向為計算機系統結構和微處理器設計,作為總設計師成功研製多款國產龍芯高性能通用CPU。主持國家自然科學基金、國家863高技術研究、國家“核高基”科技重大專項、中國科學院知識創新工程等項目10餘項。

出版專著和教材兩部,發表科研論文50餘篇,獲國家授權發明專利50多項。是國家自然傑出青年基金獲得者、中科院百人計劃入選者、全國新世紀百千萬人才工程入選者、國家自然科學領域諮詢專家、國家“核高基”科技重大專項實施專家。

曾獲“中科院傑出科技成就獎”“全國首屆優秀博士論文獎”“全國青年五四獎章”“光華工程科技獎”“中國青年科技獎”“中國科學院教學成果獎一等獎”等獎勵。

目錄大綱

叢書序言
推薦序
自序
前言

第一部分引言

第1章引言
1.1計算機體系結構的研究內容
1.1.1—以貫之
1.1.2什麼是計算機
1.1.3計算機的基本組成
1.2衡量計算機的指標
1.2.1計算機的性能
1.2.2計算機的價格
1.2.3計算機的功耗
1.3計算機體系結構的發展
1.3.1摩爾定律和工藝的發展
1.3.2計算機應用和體系結構
1.3.3計算機體系結構發展
1.4體系結構設計的基本原則
1.4.1平衡性
1.4.2局部性
1.4.3並行性
1.4.4虛擬化
1.5本章小結
習題

第二部分指令系統結構

第2章指令系統
2.1指令系統簡介
2.2指令系統設計原則
2.3指令系統發展歷程
2.3.1指令集的演變
2.3.2存儲管理的演變
2.3.3運行級別的演變
2.4本章小結
習題

第3章指令集結構
3.1地址空間
3.2操作數
3.2.1數據類型
3.2.2訪存地址
3.2.3尋址方式
3.3指令操作和編碼
3.4RISC指令集比較
3.5C語言的機器表示
3.6本章小結
習題

第4章異常與中斷
4.1異常分類
4.2異常處理
4.3中斷
4.3.1中斷的優先級和原子性
4.3.2向量化中斷
4.3.3中斷傳遞機制
4.4本章小結
習題

第5章存儲管理
5.1存儲管理的原理
5.2TLB的結構和使用
5.3TLB異常的處理
5.4本章小結
習題

第6章軟硬件協同
6.1函數調用規範
6.1.1MIPSABI整數寄存器約定
6.1.2MIPSABI函數調用約定
6.1.3MIPS堆棧佈局
6.2中斷的生命週期
6.3系統調用過程
6.4同步與通信
6.4.1基於互斥的同步機制
6.4.2非阻塞的同步機制
6.5本章小結
習題

第三部分計算機硬件結構

第7章計算機組成原理和結構
7.1馮·諾依曼結構
7.2計算機的組成部件
7.2.1運算器
7.2.2控制器
7.2.3存儲器
7.2.4輸入設備
7.2.5輸出設備
7.3計算機系統硬件結構發展
7.3.1CPU—GPU—北橋—南橋四片結構
7.3.2CPU—北橋—南橋三片結構
7.3.3CPU—弱北橋—南橋三片結構
7.3.4CPU—南橋兩片結構
7.3.5SoC單片結構
7.4處理器和JO設備間的通信
7.4.1IO寄存器尋址
7.4.2處理器和IO設備之間的同步
7.4.3存儲器和IO設備之間的數據傳送
7.4.4IO中斷控制器
7.5本章小結
習題

第8章計算機總線接口技術
8.1總線概述
8.2總線分類
8.3片上總線
8.4內存總線
8.5系統總線
8.5.1HyperTransport總線
8.5.2HyperTransport包格式
8.6IO總線
8.6.1PCIE總線
8.6.2PCIE包格式
8.7本章小結
習題

第9章計算機系統啟動過程分析
9.1處理器核初始化
9.1.1處理器復位
9.1.2調試接口初始化
9.1.3TLB初始化
9.1.4Cache初始化
9.2總線接口初始化
9.2.1內存初始化
9.2.2IO總線初始化
9.3設備的探測及驅動加載
9.4多核啟動過程
9.4.1初始化時的多核協同
9.4.2操作系統啟動時的多核喚醒
9.5本章小結
習題

第四部分CPU的微結構

第10章二進制與邏輯電路
10.1計算機中數的表示
10.1.1二進制
10.1.2定點數的表示
10.1. 3浮點數的表示
10.2MOS晶體管工作原理
10.2.1半導體
10.2.2NMOS和PMOS晶體管
10.3CMOS邏輯電路
10.3.1數字邏輯電路
10.3.2常見CMOS電路
10.3.3CMOS電路延遲
10.4本章小結
習題

第11章簡單運算器設計
11.1定點補碼加法器
11.1.1一位全加器
11.1.2行波進位加法器
11.1.3先行進位加法器
11.2減法運算實現
11.3比較運算實現
11.4移位器
11.5本章小結
習題

第12章定點補碼乘法器
12.1補碼乘法器
12.2Booth乘法器
12.3華萊士樹
12.4本章小結
習題

第13章指令流水線
13.1單週期處理器
13.2流水線處理器
13.3指令相關和流水線衝突
13.4提高流水線效率的技術
13.4.1多發射數據通路
13.4.2動態調度
13.4.3轉移預測
13.4.4Cache 
13.5本章小結
習題

第五部分並行處理結構

第14章並行編程基礎
14.1程序的並行行為
14.1.1指令級並行性
14.1.2數據級並行性
14.1.3任務級並行性
14.2並行編程模型
14.2.1單任務數據並行編程模型
14.2.2多任務共享存儲編程模型
14.2.3多任務消息傳遞編程模型
14.2.4共享存儲與消息傳遞編程模型的編程複雜度
14.3典型並行編程環境
14.3.1數據並行SIMD編程
14.3.2POSIX編程標準
14.3.3OpenMP標準
14.3.4消息傳遞編程接口
習題

第15章多核處理結構
15.1多核處理器的發展演化
15.2多核處理器的訪存結構
15.2.1通用多核處理器的片上Cache結構
15.2.2存儲一致性模型
15.2.3Cache一致性協議
15.3多核處理器的互連結構
15.4多核處理器的同步機制
15.5典型多核處理器
15.5.1龍芯3號多核處理囂
15.5.2IntelSandyBridge架構
15.5.3IBMCell處理器
15.5.4NVIDIACPU 
15.5.5Tile64處理器
習題

第六部分系統評價與性能分析

第16章計算機系統評價和性能分析
16.1計算機系統性能評價指標
16.1.1計算機系統常用性能評價指標
16.1.2並行系統的性能評價指標
16.2測試程序集
16.2.1微基準測試程序
16.2.2SPECCPU基準測試程序
16.2.3並行系統基準測試程序
16.2.4其他常見的基準測試程序集
16.3性能分析方法
16.3.1分析建模的方法
16.3.2模擬建模的方法和模擬囂
16.3 .3性能測量的方法
16.4性能測試和分析實例
16.4.1動態執行指令的數目和分類
16.4.2SPECCPU基準測試程序的分值對比
16.4.3動態執行指令數對比
16.4.4IPC時比
16.4.5分支誤預測率和分支吞吐率對比
16.4.6存儲訪問延遲對比
16.4.7存儲訪問操作的並發性
16.4.8並發操作性對比
習題

總結:什麼是計算機體系結構
參考文獻