IC 芯片設計中的靜態時序分析實踐 Static Timing Analysis for Nanometer Designs: A Practical Approach
J.Bhasker，Rakesh Chadha
- 出版商: 機械工業
- 出版日期: 2022-07-27
- 售價: $810
- 貴賓價: 9.5 折 $770
- 語言: 簡體中文
- 頁數: 346
- 裝訂: 平裝
- ISBN: 7111706862
- ISBN-13: 9787111706861
-
相關分類:
邏輯設計 Logic-design
- 此書翻譯自: Static Timing Analysis for Nanometer Designs: A Practical Approach
立即出貨
買這商品的人也買了...
-
芯片驗證漫遊指南 : 從系統理論到 UVM 的驗證全視界$594$564 -
機器學習的數學基礎 : AI、深度學習打底必讀$580$458 -
$594UVM 實戰 -
$704新能源汽車電磁兼容性設計理論與方法 -
Verilog HDL 數字系統設計與驗證 — 以太網交換機案例分析$354$336 -
$414Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例 -
Vivado / Tcl 零基礎入門與案例實戰$474$450 -
FPGA 時序約束與分析$414$393 -
Perl 語言 IC 設計實踐$474$450 -
Sigma-Delta 模/數轉換器：實用設計指南 (原書第2版)$1,134$1,077 -
CMOS 集成電路 EDA 技術, 2/e$654$621 -
Perl 學習手冊, 8/e (Learning Perl: Making Easy Things Easy and Hard Things Possible, 8/e)$680$537 -
$654Verilog 高級數字系統設計技術與實例分析 -
SoC 設計方法與實現, 4/e$479$455 -
System Verilog 驗證：測試平臺編寫指南, 3/e (SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, 3/e)$588$559 -
$352微弱信號檢測教程 -
數碼 IC 設計入門 (微課影片版)$654$621 -
跟 NVIDIA 學深度學習！從基本神經網路到 ......、GPT、BERT...，紮穩機器視覺與大型語言模型 (LLM) 的建模基礎$880$748 -
SystemVerilog 數字集成電路功能驗證$479$455 -
$714UVM 芯片驗證技術案例集 -
機器學習入門 ─ Weka$300$270 -
Xilinx Zynq 系列 SoC 嵌入式系統應用與人工智能實現：基於 Arm 多核處理器和 Vivado 的設計方法$1,188$1,129 -
LLM 大型語言模型的絕世祕笈：27路獨步劍法，帶你闖蕩生成式 AI 的五湖四海 （iThome鐵人賽系列書）$650$507 -
SoC 設計高級教程 — 系統架構$768$730 -
SoC 設計高級教程 — 技術實現$768$730
2025百大暢銷｜中文簡體2書75折 詳見活動內容 »
-
79折
讓 AI 好好說話！從頭打造 LLM (大型語言模型) 實戰秘笈$680$537 -
78折
程式設計原來不只有寫 CODE！銜接學校與職場的五堂軟體開發實習課 = Beyond Just Coding: Five Essential Lessons from Classroom to Career in Software Development$700$546 -
79折
內行人才知道的系統設計面試指南 第二輯 (System Design Interview – An Insider's Guide: Volume 2)$820$648 -
79折
GitHub Copilot 讓你寫程式快 10 倍！AI 程式開發大解放$690$545 -
79折
深度學習詳解｜台大李宏毅老師機器學習課程精粹$750$593 -
VIP 79折
為你自己學 Python$600$474 -
79折
先整理一下？｜個人層面的軟體設計考量 (Tidy First?: A Personal Exercise in Empirical Software Design)$480$379 -
79折
Ollama 本地 AI 全方位攻略：命令列功能、五大主題測試、RAG、Vibe Coding、MCP，一本搞定所有實戰應用$750$593 -
79折
JavaScript 重修就好$760$600 -
78折
Google Cloud 從雲端小白到黑帶高手！雲端架構設計、實戰操作、證照攻略與轉職指南$680$530 -
78折
軟體測試修練指南：我獨自升級的實戰心法（iThome鐵人賽系列書)$690$538 -
78折
AI Agent 奇幻旅程：MCP 通往異世界金鑰（含最新 OpenAI GPT-5 範例）$680$530 -
79折
Claude Code Vibe Coding 開發手冊$750$593 -
79折
本地端 Ollama × LangChain × LangGraph × LangSmith 開發手冊：打造 RAG、Agent、SQL 應用$750$593 -
79折
內行人才知道的系統設計面試指南$580$458 -
79折
Vibe Coding - Cursor 教戰手冊$880$695 -
78折
生成式 AI 專案實踐指南：從模型挑選、上線、RAG 技術到 AI Agent 整合$650$507 -
79折
AI 工程｜從基礎模型建構應用 (AI Engineering : Building Applications with Foundation Models)$1,200$948 -
79折
Vibe Coding CLI 頂級開發 - Claude Code 前瞻菁英育成手冊$1,080$853 -
78折
Python 原力爆擊：OpenAI / Gemini / AWS / Ollama 生成式 AI 應用新手指南$650$507 -
79折
Staff 工程師之路｜獻給個人貢獻者成長與改變的導航指南 (The Staff Engineer's Path)$580$458 -
85折
資訊安全管理領導力實戰手冊$599$509 -
78折
軟體設計耦合的平衡之道：建構模組化軟體系統的通用設計原則 (Balancing Coupling in Software Design: Successful Software Architecture in General and Distributed Systems)$650$507 -
78折
一個人的藍隊：企業資安防護技術實戰指南（iThome鐵人賽系列書）$650$507 -
78折
LangGraph 實戰開發 AI Agent 全攻略：掌握 AI 模型 × 工作流程 × 設計應用，從零打造智慧分工多代理協作系統（iThome鐵人賽系列書)$660$515
相關主題
商品描述
《IC芯片設計中的靜態時序分析實踐》深度介紹了芯片設計中用靜態時序分析進行時序驗證的基本知識和應用方法，
涉及了包括互連線模型、時序計算和串擾等影在內的響納米級電路設計的時序的重要問題，
並詳細解釋了在不同工藝、環境、互連工藝角和片上變化（OCV）下進行時序檢查的方法。
詳細介紹了層次化塊（Block）、全芯片及特殊IO接口的時序驗證，
並提供了SDC、SDF及SPEF格式的完整介紹。
《IC芯片設計中的靜態時序分析實踐》適合從事芯片設計和ASIC時序驗證領域的專業人士，
以及邏輯和芯片設計專業的學生和教師閱讀。
不管是剛開始使用靜態時序分析，還是精通靜態時序分析的專業人士，
本書都是優秀的教材或參考資料。
目錄大綱
目錄
譯者的話
原書前言
章引言
1.1納米級設計
1.2什麼是STA
1.3為什麼要進行STA
1.4設計流程
1.4.1CMOS數字設計
1.4.2FPGA設計
1.4.3異步設計
1.5不同階段的STA
1.6STA的局限性
1.7功耗考慮
1.8可靠性考慮
1.9本書概要
第2章STA概念
2.1CMOS邏輯設計
2.1.1基本MOS結構
2.1.2CMOS邏輯門
2.1.3標準單元
2.2CMOS單元建模
2.3電平翻轉波形
2.4傳播延遲
2.5波形的轉換率
2.6信號之間的偏移
2.7時序弧和單調性
2.8小和時序路徑
2.9時鐘域
2.10工作條件
第3章標準單元庫
3.1引腳電容
3.2時序建模
3.2.1線性時序模型
3.2.2非線性延遲模型
3.2.3閾值規範和轉換率減免
IC芯片設計中的靜態時序分析實踐目錄3.3時序模型——組合邏輯單元
3.3.1延遲和轉換率模型
3.3.2常用組合邏輯塊
3.4時序模型——時序單元
3.4.1同步檢查：建立時間和保持時間
3.4.2異步檢查
3.4.3傳播延遲
3.5狀態相關的時序模型
3.6黑箱(Black Box)的接口時序模型
3.7先進時序建模
3.7.1接收引腳電容
3.7.2輸出電流
3.7.3串擾噪聲分析模型
3.7.4其他噪聲模型
3.8功耗建模
3.8.1動態功耗
3.8.2漏電功耗
3.9單元庫中的其他屬性
3.9.1面積規範
3.9.2功能規範
3.9.3SDF條件
3.10特徵化和工作條件
3.10.1用k係數來減免
3.10.2庫單位
第4章互連寄生參數
4.1互連線電阻、電感和電容
4.2線負載模型
4.2.1互連樹
4.2.2指定線負載模型
4.3提取的寄生參數的表示方法
4.3.1詳細標準寄生參數格式
4.3.2精簡標準寄生參數格式
4.3.3標準寄生參數交換格式
4.4耦合電容的表示方法
4.5層次化設計方法
4.6減少關鍵線的寄生參數
第5章延遲計算
5.1概述
5.1.1延遲計算的基礎
5.1.2帶有互連線的延遲計算
5.2使用有效電容的單元延遲
5.3互連線延遲
5.4轉換率融合
5.5不同的轉換率閾值
5.6不同的電壓域
5.7路徑延遲計算
5.7.1組合邏輯路徑計算
5.7.2到觸發器的路徑
5.7.3多路徑
5.8裕量計算
第6章串擾和噪聲
6.1概述
6.2串擾毛刺分析
6.2.1基礎
6.2.2毛刺的類型
6.2.3毛刺的閾值和傳播
6.2.4多侵害者的噪聲累積
6.2.5侵害者的時序相關性
6.2.6侵害者的功能相關性
6.3串擾延遲分析
6.3.1基礎
6.3.2正向串擾和負向串擾
6.3.3多侵害者的累積
6.3.4侵害者和受害者的時序相關性
6.3.5侵害者和受害者的功能相關性
6.4考慮串擾延遲的時序分析
6.4.1建立時間分析
6.4.2保持時間分析
6.5計算複雜度
6.6避免噪聲的技術
第7章配置STA環境
7.1什麼是STA環境
7.2指定時鐘
7.2.1時鐘不確定性
7.2.2時鐘延遲
7.3生成時鐘
7.3.1時鐘門控單元輸出端上的主時鐘實例
7.3.2使用invert選項生成時鐘
7.3.3生成時鐘的時鐘延遲
7.3.4典型的時鐘生成場景
7.4約束輸入路徑
7.5約束輸出路徑
7.6時序路徑組
7.7外部屬性建模
7.7.1驅動能力建模
7.7.2電容負載建模
7.8設計規則檢查
7.9虛擬時鐘
7.10完善時序分析
7.10.1指定無效信號
7.10.2中斷單元內部的時序弧
7.11點對點約束
7.12路徑分割
第8章時序驗證
8.1建立時間檢查
8.1.1觸發器到觸發器的路徑
8.1.2輸入到觸發器的路徑
8.1.3觸發器到輸出的路徑
8.1.4輸入到輸出的路徑
8.1.5頻率直方圖
8.2保持時間檢查
8.2.1觸發器到觸發器的路徑
8.2.2輸入到觸發器的路徑
8.2.3觸發器到輸出的路徑
8.2.4輸入到輸出的路徑
8.3多周期路徑
8.4偽路徑
8.5半週期路徑
8.6移除時間檢查
8.7恢復時間檢查
8.8跨時鐘域的時序
8.8.1慢速時鐘域到快速時鐘域
8.8.2快速時鐘域到慢速時鐘域
8.9實例
8.9.1半週期——例1
8.9.2半週期——例2
8.9.3快速時鐘域到慢速時鐘域
8.9.4慢速時鐘域到快速時鐘域
8.10多倍時鐘
8.10.1整數倍
8.10.2非整數倍
8.10.3相移
第9章接口分析
9.1IO接口
9.1.1輸入接口
9.1.2輸出接口
9.1.3時序窗口內的輸出變化
9.2SRAM接口
9.3DDR SDRAM接口
9.3.1讀週期
9.3.2寫週期
9.4視頻DAC接口
0章魯棒性驗證
10.1片上變化（OCV）
10.1.1在差PVT情況下帶有OCV分析
10.1.2保持時間檢查的OCV
10.2時序借用
10.2.1沒有時序借用的例子
10.2.2有時序借用的例子
10.2.3有時序違例的例子
10.3數據到數據檢查
10.4非時序路徑檢查
10.5時鐘門控檢查
10.5.1高電平有效時鐘門控
10.5.2低電平有效時鐘門控
10.5.3用多路復用器進行時鐘門控
10.5.4帶時鐘反相的時鐘門控
10.6功耗管理
10.6.1時鐘門控
10.6.2電源門控
10.6.3多種閾值單元
10.6.4阱偏置
10.7反標(Backannotation)
10.7.1SPEF
10.7.2SDF
10.8簽核(Sign-Off)方法
10.8.1工作模式
10.8.2PVT工藝角
10.8.3多模式多工藝角分析
10.9統計靜態時序分析
10.9.1工藝和互連偏差
10.9.2統計分析
10.10違例路徑的時序
10.11驗證時序約束
附錄
附錄A新思設計約束（SDC）
A.1基礎命令
A.2對象訪問命令
A.3時序約束
A.4環境命令
A.5多電壓命令
附錄B標準延遲格式(SDF)
B.1SDF是什麼
B.2格式
B.2.1例子
B.3反標過程
B.3.1Verilog HDL
B.3.2VHDL
B.4映射例子
B.4.1傳播延遲
