人工智能芯片

張智軍

人工智能芯片
  • 出版商: 機械工業
  • 出版日期: 2026-01-01
  • 售價: $474
  • 語言: 簡體中文
  • 頁數: 204
  • ISBN: 7111794028
  • ISBN-13: 9787111794028
  • 相關分類: 邏輯設計 Logic-design

    • 下單後立即進貨 (約4週~6週)

買這商品的人也買了...

商品描述

本書以圖文並茂的方式系統性介紹了人工智能芯片的相關知識。主要內容如下：第1章探討了人工智能芯片的概念、發展歷史與分類。第2~5章分別描述了邏輯設計基礎、HDL電路描述技巧、狀態機設計與實現，以及數字設計方法與工程技巧。第6章詳細講述了不同類型傳輸協議的設計及具體實現方法。第7章深入探討了存儲結構的設計與實現。第8章則說明了特定的神經網絡如何實現。第9章通過邏輯系統實際設計案例，幫助讀者在實踐中提升設計能力。本書通俗易懂，適合芯片行業從業者和廣大芯片技術愛好者閱讀，也可供高等院校電子信息類專業的本科生、研究生閱讀參考。

目錄大綱

前言
第1章 緒論
1.1 人工智能芯片的概念
1.2 人工智能芯片的發展
1.3 人工智能芯片的分類
1.3.1 從計算架構分類
1.3.2 從計算方式分類
1.3.3 從開發工具分類
1.4 人工智能芯片的發展趨勢
1.4.1 PE層次芯片實現的發展趨勢
1.4.2 PEA層次芯片實現的發展趨勢
1.4.3 芯片系統層次實現的發展趨勢
第2章 邏輯設計基礎
2.1 邏輯設計概況
2.2 HDL語言基礎
2.2.1 硬件描述語言概述
2.2.2 HDL語言要素和設計流程
2.3 PLD器件基礎
2.3.1 可編程邏輯器件技術發展歷程
2.3.2 FPGA和CPLD簡介
2.3.3 Xilinx FPGA簡介
2.3.4 FPGA選型應考慮的問題
2.4 Vivado/Quartus環境基礎
2.4.1 Vivado功能介紹
2.4.2 Vivado用戶界面介紹和菜單操作
2.4.3 Vivado開發流程
2.4.4 Quartus功能介紹
2.4.5 Quartus用戶界面介紹和菜單操作
2.4.6 Quartus開發流程
第3章 HDL電路描述技巧
3.1 組合邏輯電路設計
3.1.1 組合電路中的always語句
3.1.2 組合電路中的條件語句
3.1.3 組合電路中的循環語句
3.1.4 組合電路中的編碼原則
3.1.5 組合電路中的常數與參數
3.2 時序電路設計
3.2.1 時序電路中的觸發器與鎖存器
3.2.2 時序電路中的寄存器
3.2.3 時序電路中的計數器
3.3 設計實例
3.3.1 多路選擇器
3.3.2 比較器
3.3.3 譯碼器
3.3.4 編碼器
第4章 狀態機設計與實現
4.1 Mealy狀態機
4.1.1 Mealy狀態機的特點
4.1.2 Mealy狀態機的表示方法
4.2 Moore狀態機
4.2.1 Moore狀態機的特點
4.2.2 Moore狀態機的表示方法
4.3 代碼實現示例
第5章 數字設計方法與工程技巧
5.1 數字電路設計方法與技巧
5.1.1 RTL設計
5.1.2 Verilog HDL設計
5.2 組合邏輯設計
5.2.1 Verilog RTL描述
5.2.2 算術電路
5.3 時序邏輯設計
5.3.1 鎖存器
5.3.2 觸發器
5.3.3 同步計數器
第6章 傳輸協議的設計與實現
6.1 UART串口通信協議及控制器設計
6.1.1 UART協議介紹
6.1.2 UART協議實例
6.2 PS/2協議及實例設計
6.2.1 PS/2協議介紹
6.2.2 PS/2協議實例
6.3 SPI同步串行協議及控制器設計
6.3.1 SPI協議介紹
6.3.2 SPI協議實例
6.4 I2C協議及控制器設計
6.4.1 I2C協議介紹
6.4.2 I2C協議實例
6.5 VGA顯示接口及控制器設計
6.5.1 VGA接口介紹
6.5.2 VGA接口應用實例
6.6 CAN總線傳輸協議及控制器設計
6.6.1 CAN總線協議介紹
6.6.2 CAN總線協議實例
6.7 AMBA總線傳輸協議及控制器設計
6.7.1 AMBA總線協議原理與信號解析
6.7.2 AMBA總線控制器設計與實現
第7章 存儲結構的設計與實現
7.1 存儲器類型與特性
7.1.1 靜態RAM（SRAM）和動態RAM（DRAM）
7.1.2 非易失性存儲器
7.1.3 磁盤
7.1.4 誤差糾錯
7.2 基本高速緩存存儲器（Cache）
7.2.1 獲取策略
7.2.2 寫策略
7.2.3 Direct-Mapped緩存
7.3 高級高速緩存存儲器
第8章 神經網絡的設計與實現
8.1 網絡算子的功能劃分方法
8.2 計算區域的使能與重置方法
8.3 跨時鐘域處理的技巧
8.3.1 單比特脈沖信號慢時鐘域到快時鐘域
8.3.2 單比特脈沖信號快時鐘域到慢時鐘域
8.3.3 多比特單周期信號
8.3.4 時鐘門控優化中的CDC分析
8.4 變參遞歸神經網絡的實現
8.4.1 系統頂層結構圖
8.4.2 系數矩陣輸入模塊
8.4.3 隱藏層矩陣輸入模塊
8.4.4 LMS模塊及前端輸入
8.4.5 積分模塊
8.4.6 網絡模塊
8.4.7 系統頂層模塊
8.5 實例求解
8.6 神經網絡芯片在機器人控制上的應用
第9章 邏輯系統設計案例
9.1 數字邏輯設計案例
9.1.1 數字鐘設計實驗原理
9.1.2 實驗設計流程
9.1.3 基於集成邏輯分析儀的測試
9.2 單周期處理器設計實例
9.2.1 單周期處理器設計指令集
9.2.2 設計流程
9.3 FIR濾波器
9.3.1 基於HLS的FIR濾波器實現流程
9.3.2 工程測試
9.4 DIP處理設計案例
9.4.1 項目概述
9.4.2 硬件介紹
9.4.3 模塊介紹
9.5 VGA接口控制器
9.5.1 CRT顯示器原理
9.5.2 VGA控制器設計
9.5.3 VGA接口設計實例
9.6 數字圖像采集
9.6.1 OV7725芯片介紹
9.6.2 SCCB協議
9.6.3 配置寄存器
9.6.4 圖像采集
參考文獻

類似商品