CMOS模擬集成電路版圖設計與驗證:基於Cadence IC 6.1.7

陳鋮穎

CMOS模擬集成電路版圖設計與驗證:基於Cadence IC 6.1.7
  • 出版商: 機械工業
  • 出版日期: 2026-02-01
  • 售價: $594
  • 語言: 簡體中文
  • 頁數: 300
  • ISBN: 7111800354
  • ISBN-13: 9787111800354
  • 相關分類: CMOS

    • 下單後立即進貨 (約4週~6週)

商品描述

本書以模擬集成電路版圖設計與驗證的EDA工具為對象，詳細介紹了CadenceIC6.1.7版圖設計工具與SiemensEDACalibre版圖驗證工具，之後討論了CalibreDRC、LVS規則的基本語法，同時展示了模擬集成電路版圖設計、驗證的基本流程，最後以運算放大器作為實例，分析了版圖規劃、布局及布線的基本方法

類似商品