商品描述
本書以人工智能發展史開篇，系統梳理了三次人工智能浪潮的演進軌跡與未來發展方向，深入剖析當前主流AI算法的核心原理及典型應用場景，同時全面闡釋了包括光刻技術在內的芯片制造工藝流程，以及AI芯片在後摩爾時代面臨的技術機遇與產業挑戰。
在核心技術解析方面，本書聚焦國內外具有代表性的AI芯片產品，對其架構特征與技術瓶頸進行專業剖析，並構建了從需求分析到完整實現的全流程設計方法體系，為工程實踐中的架構選型與性能優化提供專業指導。
本書的獨特價值還在於：從工程實現維度完整解構芯片設計全流程，系統覆蓋前後端設計、功能驗證與性能優化等關鍵環節，有機整合行業設計規範與工程實踐經驗，並列舉大廠面試高頻考點進行解析，可有效提升讀者的工程實踐水平與職場競爭優勢。
在技術前瞻部分，本書深入探討存算一體、先進封裝，以及量子、光子、類腦芯片等創新方向，系統闡述AI驅動芯片設計的最新進展，不僅為下一代AI芯片研發提供技術指導，更從行業發展的角度探討AI芯片的社會影響與未來趨勢。
本書面向AI芯片領域的研發人員和管理人員、高校相關專業師生，以及對AI芯片技術感興趣的讀者和技術前瞻者。通過本書，讀者不僅能掌握AI芯片設計方法論與實戰技能，更能洞悉AI和芯片發展的前沿趨勢。
作者簡介
韓偉，筆名孤島釣客，美國矽谷知名科技公司芯片架構師，IEEE資深會員。南開大學微電子專業畢業，獲英國愛丁堡大學電子工程碩士及博士學位。曾就職於高通、阿裏巴巴等科技公司。擁有二十餘年芯片研發經驗，曾參與和主導多個AI加速器、數字信號處理器、RISC-V處理器及系統級芯片項目，覆蓋從算法開發、架構研究、工程實現到芯片流片的完整流程。在人工智能芯片、存算一體、多核架構及低功耗設計等領域具有長期研究積累，在包括ISSCC、ISCA在內的國際會議及相關期刊發表論文二十餘篇，申請專利二十餘項，並長期擔任IEEE及IET相關期刊和國際會議審稿人。
除專業工作外，亦長期關註歷史、科技與文明演進，對英國歷史、文化及社會變遷具有深入研究。其歷史著作《不列顛風雲誌：諾曼征服前的一千零一年》於2025年由三聯書店出版。作者曾在中、英、美三國舉辦多場有關歷史、西方文明與科技發展的專題講座，並應邀參與多檔文化及科技類節目訪談。
目錄大綱
序
前言
第1章 人工智能與芯片 / 1
1.1 人工智能概述 / 1
1.1.1 人工智能兩千年 / 3
1.1.2 深度學習與人工神經網絡 / 11
1.1.3 人工智能應用場景 / 27
1.2 芯片的前世今生 / 35
1.2.1 從分離器件到集成電路 / 36
1.2.2 我本恒河一粒沙——芯片的起源 / 40
1.2.3 要有光：光刻與光刻機 / 42
1.2.4 芯路歷程 / 45
1.2.5 摩爾定律與芯片制程的故事 / 48
1.2.6 半導體行業產業鏈 / 52
1.3 AI芯片在後摩爾定律時代的挑戰與機遇 / 54
第2章 人工智能芯片架構概述 / 59
2.1 人工智能芯片優劣衡量標準 / 60
2.1.1 衡量指標 / 60
2.1.2 屋頂線模型 / 66
2.1.3 評估工具和基準測試 / 68
2.2 通用芯片架構 / 70
2.2.1 靈活的CPU芯片 / 71
2.2.2 高並行度的GPU芯片 / 78
2.2.3 為信號處理而生的DSP芯片 / 86
2.2.4 可重構的FPGA芯片 / 89
2.3 百花齊放的專用AI芯片 / 91
2.3.1 互聯網大廠的AI芯片 / 92
2.3.2 超大數據通路並行AI芯片 / 101
第3章 人工智能芯片架構設計 / 109
3.1 硬件設計優化 / 110
3.1.1 數據覆用 / 110
3.1.2 存算一體 / 115
3.2 軟硬協同設計優化 / 124
3.2.1 網絡稀疏性與壓縮 / 125
3.2.2 剪枝與稀疏化 / 127
3.2.3 權衡精度與速度的量化技術 / 130
3.2.4 近似計算 / 133
3.2.5 變換計算 / 136
3.3 整體架構設計 / 140
3.3.1 明確市場的需求 / 140
3.3.2 成本制勝 / 144
3.3.3 封裝的選擇 / 146
3.3.4 遴選評估IP / 150
3.4 指令集架構設計 / 151
3.4.1 指令定義 / 152
3.4.2 通用寄存器和專用寄存器 / 154
3.4.3 中斷和異常 / 155
3.5 計算單元設計 / 156
3.5.1 標量單元設計 / 156
3.5.2 向量單元設計 / 159
3.5.3 張量單元設計 / 165
3.5.4 非線性函數單元設計 / 171
3.6 存儲架構設計 / 177
3.6.1 片上存儲 / 179
3.6.2 緩存 / 180
3.6.3 片外存儲器 / 184
3.6.4 高帶寬存儲器 / 186
3.7 互連架構設計 / 187
3.7.1 常用總線協議設計 / 188
3.7.2 片上網絡設計 / 190
3.7.3 片間互連設計 / 194
3.7.4 芯粒間互連設計 / 201
第4章 人工智能芯片設計流程 / 202
4.1 芯片設計語言 / 203
4.1.1 硬件描述語言 / 203
4.1.2 高級綜合和SystemC / 207
4.1.3 其他硬件設計語言 / 212
4.2 前端設計流程 / 215
4.2.1 RTL設計與仿真 / 216
4.2.2 斷言（Assertion）設計 / 217
4.2.3 靜態程序分析 / 218
4.2.4 跨時鐘域檢查 / 220
4.2.5 跨覆位域檢查 / 225
4.2.6 邏輯綜合 / 229
4.2.7 形式等效性檢查 / 234
4.2.8 可測試性設計 / 236
4.3 後端設計流程 / 239
4.3.1 布圖規劃和布局 / 241
4.3.2 時鐘樹綜合與布線 / 244
4.3.3 物理驗證與完整性檢查 / 247
4.3.4 邏輯門級仿真 / 249
4.3.5 功耗分析 / 250
4.3.6 芯片設計的最後救命稻草——ECO / 252
4.4 驗證流程 / 254
4.4.1 驗證計劃 / 255
4.4.2 搭建測試平臺 / 256
4.4.3 UVM——通用驗證方法學 / 258
4.4.4 代碼覆蓋率 / 260
4.4.5 功能覆蓋率 / 261
4.4.6 錦上添花的形式驗證 / 265
4.4.7 仿真的硬件加速 / 267
第5章 人工智能芯片設計實戰 / 270
5.1 寫出高質量的RTL代碼 / 270
5.1.1 良好代碼從命名開始 / 271
5.1.2 對綜合友好的代碼 / 272
5.2 基礎模塊設計 / 275
5.2.1 異步FIFO設計 / 275
5.2.2 狀態機設計 / 278
5.2.3 總線仲裁模塊設計 / 280
5.3 浮點運算單元設計 / 282
5.4 整數運算單元設計 / 284
5.4.1 整數加法器設計 / 284
5.4.2 整數乘法器設計 / 286
5.5 高性能芯片設計 / 288
5.5.1 流水線設計 / 288
5.5.2 超標量和亂序執行 / 291
5.6 低功耗設計 / 294
5.6.1 系統，應用與軟件優化 / 295
5.6.2 架構與微架構級優化 / 297
5.6.3 邏輯，電路與器件級優化 / 299
5.6.4 電源管理 / 302
第6章 人工智能芯片的未來 / 305
6.1 下一代人工智能芯片 / 305
6.1.1 存儲計算芯片 / 307
6.1.2 類腦計算 / 315
6.1.3 光子AI芯片 / 324
6.1.4 量子AI芯片 / 329
6.1.5 更先進的封裝 / 337
6.2 用人工智能設計人工智能芯片 / 345
6.2.1 芯片分析 / 345
6.2.2 芯片優化 / 347
6.2.3 大語言模型輔助設計 / 351
參考文獻 / 358
