高性能功率半導體器件 創新設計 控制策略 商業應用

譯者序
原書序
關於作者
第1章　簡　　介1
1.1　電機驅動應用2
1.2　短路耐受3
1.3　BaSIC拓撲結構3
1.4　本章總結4
參考文獻4
第2章　短路條件5
2.1　短路分析5
2.2　本章總結7
參考文獻7
第3章　功率器件8
3.1　Si IGBT8
3.1.1　導通電壓降8
3.1.2　集電飽和電流密度9
3.1.3　溝道長度權衡曲線9
3.1.4　柵驅動電壓權衡曲線10
3.2　SiC功率MOSFET11
3.2.1　導通電阻12
3.2.2　漏飽和電流密度12
3.2.3　溝道長度權衡曲線12
3.2.4　柵驅動電壓權衡曲線13
3.3　GaN HEMT器件14
3.4　本章總結15
參考文獻15
第4章　BaSIC拓撲結構16
4.1　巴利加短路改進概念16
4.2　BaSIC拓撲：正常模式18
4.2.1　導通模式18
4.2.2　關斷模式18
4.2.3　開關模式18
4.2.4　導通性19
4.3　BaSIC拓撲：短路模式19
4.4　本章總結20
參考文獻20
第5章　用於SiC功率MOSFET的BaSIC拓撲結構21
5.1　短路配置：單管SiC功率MOSFET21
5.2　短路配置：BaSIC（DMM）拓撲結構22
5.3　高壓輸出性24
5.4　短路測試結果 25
5.5　對電路常態運行的影響26
5.5.1　對導通電阻的影響26
5.5.2　對電容的影響28
5.5.3　對跨導的影響 29
5.5.4　對開關損耗的影響30
5.6　節點電壓檢測33
5.7　本章總結34
參考文獻34
第6章　BaSIC（DMM）拓撲與柵偏置電壓降低36
6.1　柵偏置電壓降低的物理性36
6.2　漏飽和電流密度36
6.3　開關損耗37
6.4　理論性能權衡37
6.5　短路測試實驗結果38
6.5.1　高壓大電流輸出性38
6.5.2　短路測試結果38
6.6　對電路常態運行的影響39
6.6.1　對導通電阻的影響39
6.6.2　對開關損耗的影響40
6.7　權衡曲線41
6.8　本章總結42
參考文獻42
第7章　BaSIC（DMM）拓撲與串聯鎮流電阻43
7.1　串聯鎮流電阻工作方式43
7.2　工作性對比43
7.3　短路實驗結果44
7.3.1　高壓大電流輸出性44
7.3.2　短路測試結果45
7.4　對電路常態運行的影響46
7.4.1　對導通電阻的影響46
7.4.2　對跨導的影響46
7.4.3　對開關損耗的影響47
7.5　權衡曲線48
7.6　本章總結49
參考文獻49
第8章　BaSIC（DMM）拓撲擴展性50
8.1　BaSIC（DMM）導通電阻溫度依賴性50
8.2　測試電路配置51
8.3　導通電阻實驗結果52
8.4　跨導實驗結果53
8.5　電容實驗結果53
8.6　開關性實驗結果54
8.7　短路實驗測試結果55
8.8　本章總結57
參考文獻57
第9章　Si DMM性能化58
9.1　Si DMM化基本原理58
9.2　Si DMM結構與分析59
9.3　Si D-MOSFET器件分析61
9.3.1　基準型100V Si D-MOSFET器件分析61
9.3.2　基本型30V D-MOSFET結構62
9.3.3　化型30V D-MOSFET結構62
9.3.4　型30V D-MOSFET結構62
9.4　Si U-MOSFET器件分析63
9.4.1　基本型30V U-MOSFET結構63
9.4.2　化型30V U-MOSFET結構64
9.4.3　型30V U-MOSFET結構64
9.5　化型Si DMM器件的應用性64
9.5.1　1.2kV SiC功率MOSFET C2M0280120D64
9.5.2　C2M0280120D與Si DMM D-MOSFET短路權衡曲線對比65
9.5.3　C2M0280120D與Si DMM U-MOSFET短路權衡曲線對比66
9.5.4　C2M0160120D與Si DMM D-MOSFET短路權衡曲線對比67
9.5.5　C2M0160120D與Si DMM U-MOSFET短路權衡曲線對比68
9.6　本章總結69
參考文獻69
第10章　用於SiC功率MOSFET的BaSIC（EMM）70
10.1　BaSIC（EMM）拓撲短路配置70
10.2　Si EMM器件71
10.3　高壓輸出性73
10.4　短路測試結果73
10.5　對電路常態運行的影響74
10.5.1　對導通電阻的影響75
10.5.2　對電容的影響77
10.5.3　對跨導的影響78
10.5.4　對開關損耗的影響79
10.6　節點電壓檢測80
10.7　本章總結82
參考文獻82
第11章　BaSIC（EMM）拓撲與柵驅動電壓降低83
11.1　柵驅動電壓降低方法83
11.2　高壓輸出性83
11.3　短路測試結果84
11.4　對導通電阻的影響85
11.5　對開關損耗的影響86
11.6　權衡曲線88
11.7　本章總結89
參考文獻89
第12章　BaSIC（EMM）拓撲與串聯鎮流電阻90
12.1　串聯鎮流電阻方案90
12.2　高壓輸出性90
12.3　短路測試結果91
12.4　對導通電阻的影響92
12.5　對跨導的影響93
12.6　對開關損耗的影響94
12.7　權衡曲線95
12.8　本章總結96
參考文獻97
第13章　Si增強型MOSFET器件選型方法98
13.1　權衡曲線98
13.2　Si增強型MOSFET導通電阻99
13.3　Si增強型MOSFET漏飽和電流99
13.4　Si增強型MOSFET權衡曲線100
13.5　30V Si增強型MOSFET器件100
13.5.1　IRF7313產品性分析100
13.5.2　IRF7907產品性分析101
13.5.3　IRF6722產品性分析103
13.5.4　IRF6724產品性分析103
13.5.5　IRF6726產品性分析104
13.6　更高阻斷電壓的Si增強型MOSFET器件選型105
13.6.1　IRF135B產品性分析105
13.6.2　IRF7787產品性分析106
13.6.3　IRF7546產品性分析107
13.6.4　IRF6614產品性分析108
13.6.5　IRF6724產品性分析109
13.6.6　IRF6225產品性分析109
13.7　Si增強型MOSFET產品綜合對比分析110
13.8　化權衡曲線分析111
13.9　本章總結113
參考文獻113
第14章　SiC功率MOSFET的BaSIC（DMM）與
BaSIC（EMM）拓撲對比分析114
14.1　器件選型114
14.2　用於對比分析的BaSIC拓撲114
14.3　高壓輸出性對比114
14.4　短路測試結果115
14.5　對電路常態運行的影響分析118
14.5.1　對導通電阻的影響分析118
14.5.2　對電容的影響分析121
14.5.3　對跨導的影響分析121
14.5.4　對開關損耗的影響分析121
14.6　權衡曲線124
14.6.1　基本權衡曲線124
14.6.2　短路耐受時間和導通電阻之間的權衡曲線125
14.6.3　短路耐受時間與開關損耗之間的權衡曲線126
14.7　本章總結128
參考文獻128
第15章　非鉗位感性負載開關的雪崩擊穿耐受分析129
15.1　UIS雪崩擊穿測試流程129
15.2　BaSIC（DMM）拓撲UIS雪崩擊穿測試分析130
15.3　UIS實驗測試結果分析132
15.4　本章總結136
參考文獻137
第16章　重覆短路護分析138
16.1　重覆短路故障分析138
16.2　重覆短路測試程序139
16.3　重覆短路實驗140
16.4　實驗結果：獨立型SiC功率MOSFET140
16.4.1　獨立型SiC功率MOSFET導通狀態性化分析140
16.4.2　獨立型SiC功率MOSFET轉移性化分析141
16.4.3　獨立型SiC功率MOSFET柵性化分析141
16.4.4　獨立型SiC功率MOSFET第3象限體二管性分析141
16.5　實驗結果：覆合型MOSFET143
16.5.1　覆合型MOSFET導通性分析143
16.5.2　覆合型MOSFET轉移性分析143
16.5.3　覆合型MOSFET柵性分析144
16.5.4　覆合型MOSFET第3象限體二管性分析145
16.6　器件性演變綜合分析145
16.7　Si耗盡型MOSFET性演變分析147
16.8　熱分析149
16.9　本章總結150
參考文獻150
第17章　過電流護151
17.1　飽和檢測方法151
17.2　串聯電阻方法152
17.3　電流檢測方法152
17.4　其他護方法綜述153
17.5　BaSIC過電流護方法153
17.5.1　器件模塊實現方法154
17.5.2　獨立型SiC MOSFET DESAT實現方法154
17.5.3　BaSIC拓撲DESAT實現方法156
17.6　過電流護實驗驗證156
17.6.1　高壓大電流輸出性實驗驗證157
17.6.2　短路過電流護實驗：獨立型SiC功率MOSFET分析158
17.6.3　短路過電流護實驗：BaSIC（EMM）拓撲分析158
17.7　正常電路運行影響分析161
17.7.1　導通性對比分析161
17.7.2　閾值電壓性對比分析163
17.7.3　跨導性對比分析163
17.7.4　開關損耗性對比分析163
17.8　本章討論165
17.9　本章總結167
參考文獻168
第18章　Si IGBT的BaSIC（DMM）拓撲應用研究169
18.1　短路測試配置：獨立型Si IGBT分析169
18.2　短路測試配置：BaSIC（DMM）拓撲結構分析170
18.3　Si IGBT的BaSIC（DMM）拓撲工作原理分析170
18.4　采用多DMM器件的Si IGBT BaSIC（DMM）拓撲結構分析173
18.5　實驗結果：A O 1.2kV IGBT性能分析174
18.5.1　高壓輸出性實驗分析174
18.5.2　短路測試結果分析175
18.6　電路常態運行分析：A O 1.2kV IGBT176
18.6.1　導通狀態性分析176
18.6.2　對電容的影響分析178
18.6.3　對跨導的影響分析180
18.6.4　對開關損耗的影響分析181
18.6.5　檢測節點電壓性分析182
18.6.6　權衡曲線綜合分析183
18.7　實驗結果：英飛淩與IXYS 1.7kV IGBT184
18.7.1　高壓輸出性186
18.7.2　短路測試結果187
18.8　正常電路運行：英飛淩1.6kV IGBT與IXYS 1.7kV IGBT188
18.8.1　導通性189
18.8.2　對電容的影響189
18.8.3　對跨導的影響190
18.8.4　對開關損耗的影響191
18.8.5　權衡曲線192
18.9　本章總結194
參考文獻194
第19章　用於Si IGBT的BaSIC（EMM）195
19.1　短路配置：BaSIC（EMM）拓撲195
19.2　Si EMM器件性196
19.3　高壓輸出性197
19.4　短路測試結果198
19.5　對電路常態運行的影響199
19.5.1　對導通電壓降的影響200
19.5.2　對電容的影響201
19.5.3　對跨導的影響201
19.5.4　對開關損耗的影響202
19.6　節點電壓檢測204
19.7　權衡曲線204
19.8　本章總結206
參考文獻207
第20章　用於GaN HEMT的BaSIC（EMM）208
20.1　GaN HEMT BaSIC（DMM）拓撲208
20.2　實驗器件209
20.3　短路測試配置209
20.4　短路測試結果211
20.5　對電路常態運行的影響212
20.5.1　對導通電壓降的影響212
20.5.2　對電容的影響213
20.5.3　對跨導的影響214
20.5.4　對開關損耗的影響214
20.6　節點電壓檢測216
20.7　權衡曲線217
20.8　本章總結218
參考文獻219
第21章　基於集成JFET的BaSIC拓撲221
21.1　集成線性元件221
21.2　集成JFET元件222
21.2.1　JFET區物理性分析223
21.2.2　JFET區解析模型224
21.2.3　JFET區摻雜濃度影響224
21.2.4　JFET區厚度影響226
21.2.5　JFET區長度影響228
21.3　方案對比230
21.4　本章總結232
參考文獻232
第22章　全書概要233
22.1　非線性元件工作性233
22.2　非線性元件選擇234
22.3　電流采樣234
22.4　短路檢測235
22.5　重覆短路故障235
22.6　本章總結235
參考文獻235