數字芯片後端設計基礎與實踐（微課版）

田曉華（1980—），男，籍貫湖北省當陽市，PhD (博士學位），深圳信息職業技術學院微電子學院教師，高級工程師，主要研究方向為大規模數字集成電路設計及視頻信號處理，講授VLSI物理設計技術、數字IC系統設計、Verilog硬件描述語言等多門專業課程，已出版主編教材1本、參編教材2本。

模塊一 數字芯片後端設計基礎 1

1.1 CMOS工藝介紹 1

1.2 數字芯片設計基礎理論 4

1.2.1 晶體管級電路設計 4

1.2.2 門級電路設計 6

1.2.3 模塊級電路設計 7

1.2.4 芯片級電路設計 7

1.3 標準單元庫介紹 9

1.3.1 物理庫 9

1.3.2 時序庫 10

1.3.3 功耗庫 12

1.3.4 噪聲庫 12

1.3.5 標準單元庫設計 12

1.4 數字芯片設計流程介紹 13

1.5 數字後端EDA工具介紹 14

1.6 模塊小結 22

1.7 習題 22

模塊二 邏輯綜合 23

2.1 邏輯綜合概念 23

2.2 邏輯綜合流程 24

2.3 邏輯綜合項目實踐 25

2.4 模塊小結 30

2.5 習題 30

模塊三 形式驗證* 31

3.1 形式驗證概念 31

3.2 形式驗證應用 31

3.3 形式驗證流程 32

3.3.1 理解形式驗證流程 32

3.3.2 讀入設計 33

3.3.3 創建約束 34

3.3.4 匹配比較點 34

3.3.5 驗證比較點功能的一致性 35

3.4 形式驗證項目實踐 36

3.5 模塊小結 40

3.6 習題 40

模塊四 可測試性設計* 41

4.1 掃描鏈插入及ATPG 41

4.1.1 掃描鏈 41

4.1.2 ATPG 44

4.2 BIST 45

4.3 DFT電路生成步驟 47

4.4 DFT項目實踐 51

4.5 模塊小結 56

4.6 習題 56

模塊五 布局布線 57

5.1 數據準備 57

5.1.1 標準單元/宏單元/I/O單元 57

5.1.2 工藝文件 58

5.1.3 電阻電容模型文件 58

5.1.4 門級網表文件 58

5.1.5 設計約束文件 58

5.1.6 I/O單元位置設置 59

5.1.7 數據準備項目實踐 59

5.2 布圖規劃設計 60

5.2.1 芯片尺寸確定 61

5.2.2 I/O單元位置確定 62

5.2.3 電源I/O單元的位置確定 63

5.2.4 存儲IP布局布線 63

5.2.5 IP的布局布線考慮 64

5.2.6 禁止布局設置 65

5.3 電源規劃設計 65

5.3.1 電源網絡規劃 65

5.3.2 數模混合和多電源多電壓供電電源規劃 67

5.3.3 芯片布圖規劃項目實踐 68

5.4 布局 74

5.4.1 布局前的檢查和設置 74

5.4.2 掃描鏈重排 75

5.4.3 布局優化 76

5.4.4 檢查布局後擁塞 77

5.4.5 檢查布局後的時序 79

5.4.6 布局項目實踐 79

5.5 時鐘樹綜合 82

5.5.1 時鐘樹的概念 82

5.5.2 時鐘樹的兩個目標 84

5.5.3 時鐘偏差均衡的幾種情況 84

5.5.4 時序/功耗/掃描鏈/擁塞優化 86

5.5.5 時鐘樹布線和非默認規則布線 88

5.5.6 時鐘樹綜合項目實踐 89

5.6 布線 92

5.6.1 全局布線 92

5.6.2 布線軌道分配 92

5.6.3 詳細布線 93

5.6.4 布線項目實踐 93

5.7 工程變更命令 96

5.7.1 修復時序問題的ECO 96

5.7.2 功能修改的ECO 97

5.7.3 預留芯片流片後的ECO 98

5.8 層次化設計 98

5.8.1 虛擬布局和子模塊劃分 98

5.8.2 子模塊的引腳設置 100

5.8.3 子模塊的布局布線實現策略 102

5.9 模塊小結 103

5.10 習題 103

模塊六 物理驗證 104

6.1 DRC 104

6.2 ERC 105

6.3 LVS檢查 106

6.3.1 LVS檢查流程 106

6.3.2 LVS錯誤類型 109

6.4 物理驗證項目實踐* 109

6.5 模塊小結 112

6.6 習題 112

模塊七 RC參數提取* 114

7.1 RC參數提取的電路模型 114

7.2 RC參數提取流程 115

7.3 RC參數提取項目實踐 116

7.4 模塊小結 118

7.5 習題 118

模塊八 靜態時序分析 119

8.1 靜態時序分析的基本知識 119

8.2 時序約束相關文件介紹 122

8.3 靜態時序分析的基本流程 122

8.4 實例報告解讀 123

8.5 功耗優化與ECO時序修復 124

8.6 靜態時序分析案例 126

8.7 模塊小結 129

8.8 習題 129

模塊九 仿真驗證 130

9.1 仿真工具 130

9.2 功能仿真 130

9.3 時序仿真* 137

9.4 模塊小結 140

9.5 習題 140

模塊十 芯片流片前簽核 141

10.1 簽核 141

10.1.1 簽核的主要工作 141

10.1.2 簽核的要點 141

10.1.3 簽核檢查清單 142

10.2 時序驗證* 142

10.2.1 反向標定 142

10.2.2 時序分析與功耗分析 143

10.2.3 時序分析與信號完整性 143

10.2.4 用MMMC做時序驗證的方法 143

10.2.5 用MMMC做時序驗證的實例 146

10.3 物理驗證與芯片組裝 148

10.3.1 設計規則檢查 148

10.3.2 光刻檢查與可制造性設計 149

10.3.3 電路檢查* 149

10.3.4 芯片集成 149

10.4 形式驗證與ECO 150

10.4.1 形式驗證 150

10.4.2 ECO 151

10.5 數據交換及檢查 152

10.5.1 數據交換 152

10.5.2 檢查內容及方法 153

10.6 模塊小結 153

10.7 習題 153

模塊十一 數字芯片後端設計全流程

項目實踐 154

11.1 SPI模塊項目實踐 154

11.1.1 邏輯綜合 154

11.1.2 DFT 157

11.1.3 形式驗證 161

11.1.4 ICC後端設計腳本和數據目錄結構 163

11.1.5 準備數據和變量設置 164

11.1.6 布圖規劃和創建電源網格 165

11.1.7 保存設計並輸出布圖規劃 170

11.1.8 標準單元的布局和優化 172

11.1.9 時鐘樹綜合 173

11.1.10 布線及優化 174

11.1.11 DRC及LVS檢查 177

11.1.12 靜態功耗分析 180

11.1.13 輸出版圖數據 181

11.1.14 用Star-RCXT提取RC參數 182

11.1.15 PT STA 183

11.2 ADC芯片項目實踐* 184

11.2.1 數據設置 184

11.2.2 設計規劃 186

11.2.3 標準單元的布局和優化 192

11.2.4 時鐘樹綜合 194

11.2.5 布線及優化 195

11.2.6 RC參數提取 197

11.2.7 PT STA 197

11.2.8 DRC及LVS檢查 200

11.3 JPEG編碼器模塊項目實踐 202

11.3.1 邏輯綜合 202

11.3.2 數據設置 204

11.3.3 設計規劃 207

11.3.4 標準單元的布局和優化 210

11.3.5 時鐘樹綜合 211

11.3.6 布線及優化 212

11.3.7 RC參數提取 214

11.3.8 PT STA 214

11.3.9 DRC及LVS檢查 214

11.4 模塊小結 216

11.5 習題 216