數字信號處理系統設計, 2/e

李洪濤：南京理工大學副教授，碩士生導師，博士後，主要從事通信信號處理、高速實時信號處理等領域的研究工作。2004~2008年在國內 通信公司中興通信股份有限公司進行第三代移動通信系統的研製。2013年作為公派訪問學者在加拿大肯考迪亞大學進行信號處理方面的訪學交流。

第1章 緒論
1.1 引言
1.2 數字信號處理算法
1.2.1 快速傅裏葉變換算法
1.2.2 數字濾波器
1.2.3 卷積神經網絡算法
1.3 數字信號處理系統
1.3.1 數字信號處理系統的組成
1.3.2 數字信號處理系統的設計
1.4 數字信號處理核心處理器
1.4.1 數字信號處理核心處理器的發展近況
1.4.2 幾種處理器的特點
第2章 高速數據采集技術
2.1 概述
2.1.1 模/數轉換的發展現狀
2.1.2 模/數轉換的目的
2.1.3 模/數轉換器的術語
2.2 模擬調理電路
2.2.1 濾波電路
2.2.2 運算放大電路
2.2.3 單端轉差分電路
2.3 模/數轉換器
2.3.1 模/數轉換器基本原理
2.3.2 模/數轉換器性能指標
2.3.3 模/數轉換器電路設計
2.4 模擬/數字電源設計
2.4.1 電源芯片的發展現狀
2.4.2 電源設計的目的
2.4.3 模擬/數字電源設計
第3章 半導體存儲器
3.1 概述
3.1.1 半導體存儲器的發展現狀
3.1.2 半導體存儲器的分類
3.1.3 半導體存儲器的組成
3.2 只讀存儲器
3.2.1 電可擦除可編程存儲器
3.2.2 閃爍存儲器
3.3 隨機存取存儲器
3.3.1 靜態隨機存取存儲器
3.3.2 動態隨機存取存儲器
3.4 存儲器硬件設計
3.4.1 DDR-ⅢDRAM存儲器硬件設計
3.4.2 DDR-ⅣDRAM存儲器硬件設計
3.4.3 QDRSRAM存儲器硬件設計
第4章 高速數據通信技術
4.1 概述
4.1.1 數據通信技術分類
4.1.2 數據通信的主要性能參數
4.1.3 高速數據通信技術及其發展趨勢
4.2 LVDS協議標準
4.2.1 LVDS協議標準
4.2.2 LVDS特點
4.3 PCIe總線
4.3.1 PCIe總線概述
4.3.2 PCIe總線的特點
4.3.3 PCIe總線數據傳輸過程
4.4 SRIO總線
4.4.1 SRIO總線概述
4.4.2 SRIO總線的特點
4.4.3 SRIO總線數據傳輸過程
4.5 以太網總線協議
4.5.1 以太網總線概述
4.5.2 千兆以太網與萬兆以太網
4.5.3 以太網的特點
4.5.4 以太網數據傳輸過程
第5章 DSP技術
5.1 概述
5.1.1 DSP芯片發展概況
5.1.2 DSP系統
5.2 TMS320C66xDSP
5.2.1 概述
5.2.2 中央處理器
5.2.3 存儲空間
5.2.4 外部通信接口
5.3 “魂芯”2號ADSP
5.3.1 概述
5.3.2 性能指標
5.3.3 eC104+內核
5.4 DSP芯片設計
5.4.1 DSP芯片硬件設計
5.4.2 DSP芯片軟件設計
第6章 可編程邏輯技術
6.1 概述
6.1.1 電子設計自動化技術和可編程邏輯器件的發展
6.1.2 可編程邏輯器件設計流程簡介
6.2 可編程邏輯器件基本結構
6.2.1 CPLD的基本結構
6.2.2 FPGA的基本結構
6.3 可編程邏輯器件發展趨勢
6.3.1 IP硬核資源
6.3.2 IP軟核資源
6.4 硬件描述語言
6.4.1 VHDL簡介
6.4.2 VerilogHDL簡介
6.4.3 SystemVerilog簡介
6.4.4 HDL語言之間的區別和聯系
6.4.5 HDL語言的選擇
第7章 電磁兼容與印制電路板
7.1 印制電路板
7.1.1 印制電路板的發展歷史
7.1.2 印制電路板的分類
7.1.3 印制電路板的主要電氣和工藝參數
7.1.4 國產印制電路板的發展現狀
7.2 印制電路板集總參數與分立參數
7.2.1 電阻、電容與電感
7.2.2 電阻、電容和電感的高頻特性
7.2.3 傳輸線的0階和1階模型
7.3 傳輸線與端接技術
7.3.1 高速信號的定義
7.3.2 傳輸線上的反射
7.3.3 常用端接方法解決反射問題
7.4 串擾分析與解決方案
7.4.1 串擾的理解
7.4.2 時域和頻域上的串擾量化
7.4.3 印制電路板上串擾的解決方案
7.5 印制電路板接地技術
7.5.1 印制電路板上的各種“地”
7.5.2 印制電路板常見接地方法
7.5.3 信號的回流路徑
7.5.4 多層印制電路板疊層
7.6 印制電路板電源設計與EMC
7.6.1 電源網絡中的去耦電容
7.6.2 PDN阻抗分析方法
7.6.3 平面諧振與EMC
參考文獻