Altera 系列 FPGA 芯片 IP 核詳解 Altera系列FPGA芯片IP核详解

劉東華

  • 出版商: 電子工業
  • 出版日期: 2014-01-01
  • 定價: $474
  • 售價: 8.5$403
  • 語言: 簡體中文
  • 頁數: 623
  • 裝訂: 平裝
  • ISBN: 7121218763
  • ISBN-13: 9787121218767
  • 相關分類: FPGA

已絕版

買這商品的人也買了...

相關主題

商品描述

<內容簡介>

《Altera系列FPGA芯片IP核詳解∕FPGA應用技術叢書》編著者劉東華。
    A1teraIP核是面向Altera可編程邏輯門陣列(FPGA)芯片優化的、實現電子設計中常用功能的封裝模塊。本書以Altera公司的Arria、HardCopy、Cyclone和stratix系列FPGA芯片為基礎,詳細介紹各類IP核的特點、接口信號以及功能描述,並對部分IP核的信號時序進行分析。
    《Altera系列FPGA芯片IP核詳解∕FPGA應用技術叢書》共分9章,首先介紹在QuarttlsII軟件中生成和使用AlteraIP核方法,然後按照IP核的功能分類詳細介紹用於數學運算、數據存儲、數字信號處理(DSP)、通信和網絡、圖像處理、輸入∕輸出、通信接口以及FPGA調試驗證的AlteraIP核。
    本書內容豐富翔實,對部分IP核還給出了功能原理解釋和模擬結果,便於讀者更好地理解和應用。
    本書可作為高等學校和科研院所FPGA?發人員的參考工具書或速查手冊。

<目錄>

第1章 Altera IP核的生成和使用 1
  1.1 概述 1
  1.2 MegaWizard插件管理器 2
  1.3 SOPC構造器 9
  1.4 基於Quartus II軟件的IP核操作 12
  1.4.1 創建工程 12
  1.4.2 定製和向Quartus II工程中添加IP核 14
  1.4.3 IP核的引用 14
第2章 數學運算IP核 17
  2.1 LPM類整數運算IP核 18
  2.1.1 LPM_ADD_SUB 18
  2.1.2 LPM_PARE 20
  2.1.3 LPM_COUNTER 22
  2.1.4 LPM_DIVIDE 24
  2.1.5 LPM_MULT 26
  2.1.6 LPM_ABS 29
  2.2 ALT類整數運算IP核 30
  2.2.1 ALTACCUMULATE 30
  2.2.2 ALTECC 32
  2.2.3 ALTERA_MULT_ADD 36
  2.2.4 ALTMEMMULT 46
  2.2.5 ALTMULT_PLEX 48
  2.2.6 ALTSQRT 50
  2.2.7 PARALLEL_ADD 52
  2.3 浮點數運算IP核 54
  2.3.1 概述 54
  2.3.2 ALTFP_ADD_SUB 55
  2.3.3 ALTFP_DIV 57
  2.3.4 ALTFP_MULT 59
  2.3.5 ALTFP_SQRT 60
  2.3.6 ALTFP_EXP 62
  2.3.7 ALTFP_INV 63
  2.3.8 ALTFP_INV_SQRT 64
  2.3.9 ALTFP_LOG 65
  2.3.10 ALTFP_ABS 66
  2.3.11 ALTFP_PARE 67
  2.3.12 ALTFP_CONVERT 68
  2.3.13 ALTFP_MATRIX_INV 71
  2.3.14 ALTFP_MATRIX_MULT 74
  2.4 邏輯運算IP核 79
  2.4.1 與、或、非和異或 80
  2.4.2 LPM_CONSTANT 82
  2.4.3 LPM_BUSTRI 83
  2.4.4 LPM_MUX 84
  2.4.5 LPM_ DECODE 85
  2.4.6 LPM_CLSHIFT 87
第3章 存儲器IP核 89
  3.1 LPM類存儲器IP核 89
  3.1.1 LPM_SHIFTREG 89
  3.1.2 LPM_FF 92

  3.1.3 LPM_LATCH 93
  3.2 ROM和RAM IP核 95
  3.2.1 ROM和RAM 95
  3.2.2 RAM初始化器 111
  3.2.3 基於RAM的移位寄存器 114
  3.3 FIFO 116
  3.3.1 FIFO 116
  3.3.2 FIFO分割器 125
  3.4 Flash存儲器IP核 131
第4章 數字信號處理IP核 139
  4.1 FIR編譯器 139
  4.2 CIC 157
  4.3 NCO 164
  4.4 FFT 172
第5章 數字通信IP核 187
  5.1 RS碼編譯器 187
  5.2 Viterbi編譯器 193
  5.3 CRC編譯器 202
  5.4 8B/10B編解碼器 207
  5.5 POS-PHY Level 4 213
第6章 視頻和圖像處理IP核 244
  6.1 接口 244
  6.2 濾波器 251
  6.2.1 2D FIR濾波器 251
  6.2.2 2D中值濾波器 254
  6.3 混合器 255
  6.4 Avalon-ST視頻監視器 258
  6.5 色度重採樣器 261
  6.6 裁剪器 264
  6.7 時鐘驅動的視頻輸入和輸出 265
  6.7.1 時鐘驅動的視頻輸入 265
  6.7.2 時鐘驅動的視頻輸出 272
  6.8 顏色面板序列器 280
  6.9 顏色空間轉換器 283
  6.10 控制同步器 286
  6.11 幀讀取器 290
  6.12 幀緩存器 293
  6.13 校正器 298
  6.14 隔行掃描器 299
  6.15 去隔行掃描器 301
  6.15.1 去隔行掃描器 301
  6.15.2 去隔行掃描器II 309
  6.16 縮放器 313
  6.16.1 縮放器 313
  6.16.2 縮放器II 319
  6.17 切換器 322
  6.18 測試模板生成器 325
  6.19 跟蹤系統 328
第7章 輸入/輸出IP核 330
  7.1 時鐘控制塊IP核 330

  7.2 鎖相環(PLL)IP核 334
  7.3 LVDS收發器IP核 344
  7.4 雙數據速率I/O IP核 356
  7.5 ALTDLL和ALTDQ_DQS IP核 365
  7.6 I/O緩存IP核 386
第8章 接口IP核 398
  8.1 ASI 398
  8.2 10/100/1 000 Mbps以太網IP核 402
  8.3 DDR和DDR2 SDRAM控制器 433
  8.4 DDR和DDR2 SDRAM HPC和ALTMEMPHY IP核 444
  8.5 PCI編譯器 466
  8.6 PCI Express編譯器 495
  8.7 RapidIO IP核 517
  8.8 SDI IP核 546
第9章 FPGA調試IP核 556
  9.1 SignalTap II邏輯分析儀 556
  9.2 系統內的源和探測器(ISSP) 576
  9.3 虛擬JTAG 583
  9.4 串行Flash加載器 598
  9.5 並行Flash加載器 606
參考文獻 622