VHDL及數字電路驗證 VHDL及数字电路验证

劉樹林 劉寧莊

  • 出版商: 電子工業
  • 出版日期: 2001-01-01
  • 定價: $294
  • 售價: 8.5$250
  • 語言: 簡體中文
  • 頁數: 291
  • 裝訂: 平裝
  • ISBN: 7121302500
  • ISBN-13: 9787121302503

下單後立即進貨 (約4週~6週)

相關主題

商品描述

<內容簡介>

本書涵蓋“VHDL設計描述語言”和“FPGA設計及應用”兩門課程的主要內容,內容緊湊、重點突出、條理清晰、針對性強、註重實踐,精心選取了大量通用、貼近工程實踐的設計實例。

<章節目錄>

第1章緒論1
  1.1電路系統1
  1.1.1電路系統的分類1
  1.1.2模擬電路系統及其特點1
  1.1.3數字電路系統及其特點2
  1.2 VHDL語言的產生背景、功能及特點2
  1.2 .1 EDA概念2
  1.2.2 EDA技術發展階段2
  1.2.3 EDA技術的研究內容4
  1.2.4 HDL語言的概念及分類5
  1.2.5 VHDL語言的發展及特點6
  1.3 PLD與FPGA 7
  1.3.1簡單低密度器件(SPLD) 8
  1.3.2 CPLD 9
  1.3.3 FPGA 12
  1.3.4器件供應商及第三方軟件介紹13
  習題16
第2章VHDL程序框架及組成17
  2.1概述17
  2.2語法規則及命名17
  2.2.1書寫規定17
  2.2.2標識符18
  2.2.3擴展標識符18
  2.2.4保留字及專用字19
  2.3 VHDL基本架構19
  2.3.1設計庫20
  2.3.2包集合22
  2.3.3實體24
  2.3.4構造體26
  2.3.5配置28
  3.配置的格式28
  2.4小結31
  習題31
第3章VHDL語言數據類型32
  3.1數據類型概述32
  3.2標準預定義數據類型32
  3.2.1可綜合數據類型33
  3.2.1不可綜合數據類型36
  3.3用戶自定義數據類型38
  3.3.1枚舉類型39
  3.3.2數組類型39
  3.3.3記錄類型40
  3.3.4尋址類型41
  3.3.5文件類型41
  3.4數據類型的轉換42
  3.5小結44
  習題44
第4章VHDL語言數據對象及運算操作符45
  4.1數據對象及其分類45
  4.1.1常量45
  4.1.2信號46
  4.1.3變量47
  4.1.4文件49
  4.2運算操作符51
  4.2.1邏輯運算符51
  4.2.2算術運算符52
  4.2.3關係運算符52
  4.2.4移位操作符53
  4.2.5並置運算符54
  4.3小結55
  習題55
第5章VHDL語言主要描述語句57
  5.1概述57
  5.2並發描述語句57
  5.2. 1進程語句58
  5.2.2信號代入語句59
  5.2.3元件例化語句64
  5.2.4過程調用語句69
  5.2.5類屬語句71
  5.2.6生成語句72
  5.2.7並行模擬語句75
  5.2.8塊語句77
  5.3順序描述語句78
  5.3.1進程語句79
  5.3.2賦值語句79
  5.3.3條件判斷語句81
  5.3.4 CASE語句83
  5.3.5調用語句87
  5.3.6循環語句90
  5.3.7模擬描述語句94
  5.3.8空語句98
  5.4小結99
  習題99
第6章VHDL語言屬性100
  6.1概述100
  6.2數值類屬性100
  6.2.1常規數據類型的數值屬性101
  6.2.2數組類型的數值屬性101
  6.2.3塊的數值屬性102
  6.3函數類屬性103
  6.3.1函數數據類型屬性103
  6.3.2函數數組屬性105
  6.3.3函數信號屬性106
  6.3.4信號類屬性110
  6.4數據類型屬性113
  6.5數據區間類屬性113
  6.6用戶自定義屬性114
  6.7小結115
  習題115
第7章VHDL語言構造體的描述方式117
  7.1概述117
  7.2行為描述方式117
  7.2.1行為描述方式的概念和特點117
  7.2.2行為描述方式舉例117
  7.3結構化描述方式119
  7.3.1結構化描述方式的概念和特點119
  7.3.2結構化描述舉例119
  7.4數據流描述方式123
  7.4.1數據流描述方式的概念和特點123
  7.4.2數據流描述方式舉例124
  7.5混合描述方式125
  7.5.1混合描述方式的概念和特點125
  7.5.2混合描述方式舉例126
  7.6數據流描述中應註意的問題126
  7.6.1非法狀態傳遞問題126
  7.6.2進程中時鐘沿的使用問題128
  7.6.3綜合電路問題128
  7.7小結132
  習題132
第8章數字邏輯電路設計133
  8.1概述133
  8.2組合邏輯電路設計133
  8.2.1選擇器和分配器133
  8.2.2編碼器和譯碼器138
  8.2.3數字比較器144
  8.2.4加法器146
  8.2.5三態門及總線緩衝器148
  8.2.6奇偶校驗器152
  8.3時序邏輯電路設計153
  8.3.1觸發器153
  8.3.2寄存器的設計159
  8.3.3計數器162
  8.4小結168
  習題168
第9章狀態機設計169
  9.1概述169
  9.2狀態機的特點170
  9.3狀態機的組成170
  9.4狀態機的描述風格174
  9.5狀態機的狀態編碼175
  9.5 .1直接輸出型編碼175
  9.5.2順序編碼176
  9.5.3格雷碼編碼176
  9.5.4獨熱碼編碼177
  9.6狀態機剩餘狀態處理178
  9.7有限狀態機的複位179
  9.8小結183
  習題183
第10章MODELSIM模擬與測試平臺的搭建184
  10.1引言184
  10.2 ModelSim模擬軟件184
  10.2.1 ModelSim簡介184
  10.2.2 ModelSim軟件的安裝及破解184
  10.2.3軟件模擬步驟188
  10.3測試及驗證平臺192
  10.3.1模擬軟件編輯輸入193
  10.3.2模擬輸入波形的產生193
  10.3.3測試平臺的搭建198
  10.4小結201
  習題201
第11章QUARTUS II集成開發環境202
  11.1概述202
  11.2 Quartus II軟件開發流程203
  11.2.1新建工程設計流程204
  11.2.2設計輸入流程207
  11.2.3編譯及綜合流程217
  11.2.4模擬驗證220
  11.2.5硬件下載與驗證224
  11.3 Quartus II軟件其他常用功能應用227
  11.3.1嵌入式邏輯分析儀227
  11.3 .2信號探針230
  11.3.3功耗分析工具231
  11.3.4存儲器內容編輯233
  11.3.5邏輯分析儀接口編輯器235
  11.4小結236
  習題236
第12章FPGA器件及其開發平臺237
  12.1 FPGA工作原理237
  12.2 Altera FPGA芯片237
  12.2.1 Altera PLD芯片的分類237
  12.2.2 Altera PLD的命名237
  12.2.3 Cylone系列FPGA的功能和結構238
  12.3 FPGA與CPLD的比較245
  12.3.1 FPGA與CPLD的相同點245
  12.3.2 CPLD和FPGA的區別245
  12.4 FPGA開發流程246
  12.5 FPGA開發平臺:最小系統設計247
  12.5.1 FPGA芯片有關引腳247
  12.5.2 PROM芯片型號及電路連接248
  12.5.3全局時鐘發生電路249
  12.5.4 JTAG下載電路250
  12.5.5電源電路設計250
  12.5.6其他IO接口電路251
  12.6小結252
  習題252
第13章FPGA典型應用設計253
  13.1 IP知識產權模塊253
  13.1.1 IP模塊的概念253
  13.1.2 IP模塊的分類253
  13.1.3 IP模塊的複用254
  13.2分頻器的設計驗證255
  13.2.1奇偶數分頻器通用IP核的設計255
  13.2.2佔空比可調的分頻器的設計258
  13.3交通燈控制器的設計260
  13.3.1設計要求260
  13.3.2設計原理260
  13.3.3 VHDL語句描述261
  13.3.4元件符號及埠說明262
  13.3.5模擬驗證263
  13.4串口異步收發控制器的設計263
  13.4.1 UART數據幀格式264
  13.4.2 UART的實現264
  13.5 I2C總線通信控制器的設計274
  13.5.1 I2C總線簡介274
  13.5.2 I2C總線幀格式274
  13.5.3 I2C總線頂層模塊設計275
  13.5.4 I2C時鐘模塊的設計275
  13.5.5 I2C寫數據模塊設計276
  13.6並行ADC0809控制模塊設計279
  13.6.1設計原理279
  13.6.2狀態機設計279
  13.6.3 VHDL語言描述280
  13.6. 4測試平臺的設計281
  13.6.5模擬結果282
  13.7串行DAC TLC5615控制模塊設計282
  13.7.1設計原理283
  13.7.2設計狀態圖283
  13.7.3 VHDL源程序283
  13.7.4元件符號及埠說明285
  13.7.5模擬驗證285
  13.8正弦信號發生器的設計285
  13.8.1正弦信號發生器工作原理285
  13.8.2定製初始化數據文件286
  13.8.3定製LPM_ROM元件286
  13.9小結289
  習題289
主要參考文獻291