基於Quartus Prime的數字系統Verilog HDL設計實例詳解(第3版) 基于Quartus Prime的数字系统Verilog HDL设计实例详解(第3版)
周潤景
下單後立即進貨 (約4週~6週)
買這商品的人也買了...
-
$1,870$1,777 -
$980$833 -
$1,200$948 -
$1,200$1,020 -
$650$390 -
$580$493 -
$520$442 -
$650$553 -
$480$408 -
$650$553 -
$780$663 -
$350$298 -
$300$240 -
$560$476 -
$500$425 -
$590$531 -
$356Visual C++ 項目開發全程實錄(第3版)
-
$480$379 -
$320$250 -
$534$507 -
$550$468 -
$380$342
商品描述
本書以語法與實例結合的方式來講解可編程邏輯器件的設計方法,軟件開發平臺為Altera公司的Quartus Prime 16.1 FPGA/CPLD設計軟件。本書由淺入深地介紹了利用Quartus Prime進行數字系統開發的設計流程、設計思想和設計技巧。書中的例子非常豐富,既有簡單的數字邏輯電路實例,也有復雜的數字系統設計實例。