基於Quartus Prime的數字系統Verilog HDL設計實例詳解(第3版) 基于Quartus Prime的数字系统Verilog HDL设计实例详解(第3版)

周潤景

  • 出版商: 電子工業
  • 出版日期: 2018-10-01
  • 定價: $594
  • 售價: 8.5$505
  • 語言: 簡體中文
  • 頁數: 472
  • 裝訂: 平裝
  • ISBN: 7121348985
  • ISBN-13: 9787121348983
  • 相關分類: Verilog

下單後立即進貨 (約4週~6週)

買這商品的人也買了...

商品描述

本書以語法與實例結合的方式來講解可編程邏輯器件的設計方法,軟件開發平臺為Altera公司的Quartus Prime 16.1 FPGA/CPLD設計軟件。本書由淺入深地介紹了利用Quartus Prime進行數字系統開發的設計流程、設計思想和設計技巧。書中的例子非常豐富,既有簡單的數字邏輯電路實例,也有復雜的數字系統設計實例。