買這商品的人也買了...
-
機器學習$648$616 -
程序員的數學3 : 線性代數$474$450 -
$450程序員的數學2 : 概率統計 -
微積分究竟在說甚麼？:老師從不會教你這些$450$405 -
RISC-V 架構與嵌入式開發快速入門$474$450 -
切換式電源轉換器 -- 原理與實用設計技術 (實例設計導向), 3/e$680$612 -
白話微積分, 2/e$720$648 -
網路概論的十六堂精選課程：行動通訊 x 物聯網 x 大數據 x 雲端運算 x 人工智慧$520$406 -
$301FPGA 原理和結構 -
網路分析完全實戰手冊 ─ 使用 Wireshark, 2/e (Network Analysis using Wireshark 2 Cookbook, 2/e)$690$518 -
Wireshark 網路封包搜捕分析的超端利器 (舊名: 讓網路上的每個封包都無所遁形：精用 Wireshark, 2/e)$590$502 -
機器學習工程師面試全破解：嚴選124道AI演算法決勝題完整剖析$650$488 -
基於 FPGA 與 RISC-V 的嵌入式系統設計$708$673 -
AIOT 與 OpenCV 實戰應用：Python、樹莓派、物聯網與機器視覺$480$379 -
$403數字邏輯與電腦組成 -
$556FPGA 入門指南 : 用 Verilog HDL 語言設計電腦系統 -
手把手教你 RISC-V CPU (上) : 處理器設計$659$626 -
$393計算機系統設計 (下冊) — 基於 FPGA 的 SoC 設計與實現 -
$507Verilog HDL 設計實例手冊 -
三國鼎立唯一開源 CPU 架構 - RISC-V 處理器設計快速上手$780$616 -
庖丁解牛 Linux 操作系統分析$599$569 -
機器學習的公式推導和程式實作$580$458 -
數位訊號處理 － Python 程式實作, 3/e (附範例光碟)$620$558 -
通信系統實戰筆記 無處不在的信號處理$419$398 -
EDA 技術與 Verilog HDL, 4/e$479$455
商品描述
本教材為《電腦系統設計》系列教材的上冊，以基於MIPS 32位指令集的微處理器MiniMIPS32為目標，講授主流RISC流水線微處理器的設計與實現的方法、步驟與技巧。全書將講解處理器微架構設計，數據通路的設計與實現，流水線設計與優化，軟件環境與測試環境的搭建以及基於Digilent FPGA開發板的板級設計等幾方面內容，知識點覆蓋之前的數字邏輯設計，電腦組成原理，電腦體系結構三門課程，實現對著三門課程的貫穿式教學。
作者簡介
郭煒，天津大學智能與計算學部研究員。 1992-2003年，任職於美國Motorola公司芯片設計部首席主任工程師（Principal Stall Engineer)，負責過多個大規模SoC設計專案的研發。 2004-2007年，任上海交通大學研究員。 2007年至今任天津大學研究員。結合多年從事工程、科學研究及教學的豐富經驗，編著了一般高等教育「十一五」國家級規劃教材、一般高等教育精品教材《SoC設計方法與實現》。主要研究方向：電腦體系結構、SoC設計、密碼電路與密碼分析。
目錄大綱
第1章 緒論
1.1 電腦系統概述
1.1.1 電腦系統的層次結構
1.1.2 電腦硬件系統的組成
1.1.3 電腦軟件系統的組成
1.2 電腦系統的評估指標
1.3 處理器概述
1.3.1 指令集體系結構與微體系結構
1.3.2 CISC和RISC
1.3.3 指令集體系結構中的“五朵金花”
1.3.4 MIPS指令集體系架構的發展
1.4 本書的主要內容
1.4.1 目標處理器MiniMIPS32
1.4.2 原型系統MiniMIPS32_SYS
第2章 MiniMIPS32處理器的指令集體系架構
2.1 操作數的資料型別
2.2 暫存器概述
2.3 MiniMIPS32儲存空間的編址方式
2.4 指令系統
2.4.1 MiniMIPS32的指令格式
2.4.2 MiniMIPS32指令集和具體操作
2.5 MiniMIPS32指令的尋址方式
2.6 MiniMIPS32的操作模式
2.7 協處理器CP0
2.8 異常處理
第3章 MiniMIPS32程式的機器級表示
3.1 從C程序到可執行目標程序
3.2 基於MiniMIPS32的組譯程式設計
3.2.1 彙編程式結構
3.2.2 彙編程式偽指令
3.2.3 彙編程式宏指令
3.2.4 MIPS指令集模擬器QtSpim
3.3 C語言程式的機器級表示
3.3.1 選擇結構
3.3.2 循環結構
3.3.3 函數調用
3.3.4 數組
第4章 現場可程式邏輯閘陣列FPGA及其設計流程
4.1 FPGA概述
4.1.1 Xilinx FPGA的基本結構
4.1.2 Digilent Nexys4 DDR FPGA開發平臺
4.2 FPGA的設計流程
4.3 Xilinx Vivado整合設計環境
4.3.1 Vivado整合設計環境介紹
4.3.2 基於Vivado的FPGA設計流程
第5章 MiniMIPS32處理器的基本管線設計與實現
5.1 流水線的基本概念
5.1.1 什麼是流水線
5.1.2 指令管線
5.1.3 指令管線的評估指標
5.1.4 指令管線的特點
5.2 MiniMIPS32處理器的整體架構與設計方法
5.2.1 MiniMIPS32處理器的整體架構
5.2.2 MiniMIPS32處理器的設計方法
5.3 MiniMIPS32處理器的基本管線設計
5.3.1 非轉移類R-型指令的管線資料通路的設計
5.3.2 非轉移類I-型指令的管線資料通路的設計
5.3.3 控制單元的設計
5.4 基於Verilog HDL的實作與測試
5.4.1 MiniMIPS32處理器的基本管線的Verilog實現
5.4.2 MiniMIPS32_SYS原型系統的Verilog實現
5.4.3 功能測試
第6章 MiniMIPS32處理器的管線相關問題與暫停機制
6.1 流水線的資料相關與消除方法
6.1.1 數據相關的概念
6.1.2 資料相關的消除辦法
6.1.3 支援定向前推的MiniMIPS處理器的設計
6.1.4 基於Verilog HDL的實作與測試
6.2 流水線的控制相關與消除方法
6.2.1 控制相關的概念
6.2.2 控制相關的消除方法
6.2.3 轉移指令管線資料通路的設計
6.2.4 轉移指令管線控制單元的設計
6.2.5 基於Verilog HDL的實作與測試
6.3 管線的暫停機制
6.3.1 引起管線暫停的原因
6.3.2 多周期除法指令的設計
6.3.3 支援暫停機制的管線的設計
6.3.4 基於Verilog HDL的實作與測試
第7章 MiniMIPS32處理器異常處理的設計與實現
7.1 CP0協處理器
7.1.1 概述
7.1.2 協處理器CP0中的暫存器
7.1.3 協處理器CP0指令及資料相關
7.2 異常的基本概念
7.2.1 異常和中斷
7.2.2 異常處理的流程
7.3 MiniMIPS32處理器的異常處理
7.3.1 精確異常
7.3.2 支援的異常類型
7.3.3 MiniMIPS32處理器的異常處理流程
7.3.4 支援異常處理的MiniMIPS處理器管線的設計
7.4 基於Verilog HDL的實作與測試
7.4.1 支援異常處理的MiniMIPS處理器管線的Verilog HDL實現
7.4.2 功能測試
第8章 綜合測試
8.1 改良的MiniMIPS32_SYS原型系統
8.1.1 原型系統的架構
8.1.2 原型系統的實現
8.2 測試方法概述
8.3 功能點測試
8.4 C程測試
附錄A MiniMIPS32處理器交叉編譯環境的搭建
A.1 虛擬機器Virtual Box的安裝
A.2 Ubuntu Linux作業系統的安裝
A.3 MiniMIPS32交叉編譯環境的安裝與配置
附錄B 指令內存和資料內存的設計
B.1 指令內存的設計
B.2 資料內存的設計
參考文獻
