買這商品的人也買了...
-
$281SystemVerilog 驗證
-
$580$568 -
$806深入理解 Android 內核設計思想, 2/e (上下冊)
-
$580$568 -
$505手把手教你設計 CPU-RISC-V 處理器篇
-
$658Xilinx FPGA 權威設計指南:基於 Vivado 2018 集成開發環境
-
$5005G-NR 通道編碼
-
$396$376 -
$1,074$1,020 -
$708$673 -
$396數字濾波器的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e
-
$1,194$1,134 -
$750$675 -
$1,134Intel Quartus Prime 數字系統設計權威指南 :從數字邏輯、Verilog HDL 到復雜數字系統的實現
-
$768$730 -
$354$336 -
$474$450 -
$414$393 -
$1,074$1,020 -
$179深度神經網絡 FPGA 設計與實現
-
$414$393 -
$580$568 -
$673Intel FPGA 數字信號處理設計 (基礎版)
-
$588$559 -
$708$673
相關主題
商品描述
本書以Altera公司的FPGA為開發平臺,以MATLAB及Verilog HDL為開發工具,詳細闡述數字通信同步技術的FPGA實現原理、結構、方法和模擬測試過程,並通過大量的工程實例分析FPGA實現過程中的具體技術細節。本書主要內容包括FPGA實現數字信號處理基礎、鎖相環、載波同步、自動頻率控制、位同步、幀同步等。本書思路清晰、語言流暢、分析透徹,在簡明闡述設計原理的基礎上,註重對工程實踐的指導性,力求使讀者在較短的時間內掌握數字通信同步技術的FPGA設計知識和技能。作者精心設計了與本書配套的FPGA開發板,詳細介紹了工程實例的實驗步驟及方法,形成了從理論到實踐的完整學習過程,可以有效地加深讀者對數字通信同步技術的理解。本書的配套資料收錄了完整的MATLAB及Verilog HDL代碼,有利於工程技術人員參考,讀者可登錄華信教育資源網(www.hxedu.com.cn)免費註冊後下載。