電腦系統基礎——基於IA-32體系結構

本書以高級語言程序的開發和運行過程為主線，採用循序漸進、深入淺出的方法，介紹與電腦系統相關的核心概念，將程序執行每個環節所涉及的硬件和軟件關聯起來，幫助讀者建立一個完整的電腦系統層次結構框架。 本書採用IA-32體系結構的電腦系統，通過反匯編工具，將高級語言、匯編語言、機器代碼及其執行進行關聯，實現對程序的跟蹤和調試。本書共分7章，主要內容包括電腦系統概述、數據的機器級表示與處理、層次結構存儲系統、指令系統和程序的機器級表示、CPU結構和程序執行、異常和中斷及輸入/輸出系統。 本書概念清楚、通俗易懂、實例豐富，與當代電腦技術相結合，可作為高等院校的“電腦硬件技術”“電腦組成原理”等課程的教材和參考書，也可以作為電腦及相關專業的電腦系統方面的基礎教材或電腦技術人員的參考書。

崔麗群，女，副教授。
本科畢業於阜新礦業學院，機電專門化專業，碩士畢業於遼寧工程技術大學，計算機應用專業。
學術或教育組織任職：中國計算機學會會員。
教學及科研獲獎：2013年榮獲遼寧省教學成果一等獎。
出版教材：《計算機硬件技術及應用》，浙江大學出版社，2008年，總印數5000冊。相關獲獎情況：2009年，校級精品課；2010年，校級立項課程建設；2010年，校級優秀課件，一等獎；2012年，遼寧省教育軟件大賽，三等獎；2016年，校級精品資源共享課；2017年，校級精品開放課程，二等獎；2018年，遼寧省精品開放課程，三等獎。

第1章計算機系統概述1
1．1計算機的發展歷程1
1．2計算機系統的基本組成4
1．2．1馮・諾依曼計算機的基本結構4
1．2．2現代計算機的基本組成5
1．2．3計算機的工作過程7
1．3計算機系統的層次結構9
1．4計算機系統的性能評價指標11
1．5本章小結14
習題1 15

第2章數據的機器級表示與處理16
2 ．1數制和編碼16
2．1．1進位計數制16
2．1．2計算機中的編碼19
2．1．3無符號數和有符號數21
2．1．4定點數與浮點數22
2．2定點數的表示23
2．2．1定點數的編碼表示23
2．2．2 C語言中的整數28
2．3浮點數的表示28
2．3．1浮點數的基本概念28
2 ．3．2 IEEE 754標準30
2．3．3 C語言中的浮點數31
2．4數據的存儲32
2．5定點數的基本運算35
2．5．1定點數加/減法運算35
2． 5．2定點數乘/除法運算37
2．6浮點數的基本運算42
2．6．1浮點數加/減法運算42
2．6．2浮點數乘/除法運算46
2．7本章小結47
習題2 47

第3章層次結構存儲系統49
3．1存儲器技術49
3．1．1存儲器概述49
3．1．2存儲器的層次結構50
3．1．3存儲器技術53
3．2主存儲器54
3．2．1主存儲器的結構和基本操作54
3．2．2主存儲器的組成與控制57
3．2．3主存儲器的讀/寫操作63
3．3高速緩衝存儲器（Cache） 64
3．3．1程序訪問的局部性64
3．3．2 Cache的基本工作原理66
3．3．3 Cache地址映射69
3．3． 4 Cache替換算法76
3．3．5 Cache設計考慮因素77
3．4虛擬存儲管理79
3．4．1虛擬存儲器79
3．4．2存儲管理80
3．5 IA-32系統地址轉換84
3． 5．1邏輯地址向線性地址的轉換84
3．5．2線性地址向物理地址的轉換87
3．6本章小結90
習題3 90

第4章指令系統和程序的機器級表示93
4．1機器指令93
4．1．1機器指令與彙編指令的關係93
4．1．2指令的一般格式93
4．2寄存器組織94
4．2．1通用寄存器95
4．2．2專用寄存器95
4．2．3段寄存器97
4．2．4浮點寄存器棧和多媒體擴展寄存器組97
4．3存儲器組織98
4．3．1存儲模型99
4．3．2工作方式99
4．3．3邏輯地址100
4．4數據類型及格式103
4．5 IA-32數據尋址方式104
4．5．1立即數尋址105
4．5．2寄存器尋址105
4．5．3存儲器尋址106
4．6 IA-32指令系統109
4．6．1指令格式109
4．6．2數據傳送指令110
4．6．3算術運算指令114
4．6．4位操作指令119
4．6．5控制轉移指令121
4．7程序的機器級表示125
4．7．1過程調用的機器級表示125
4．7．2選擇結構的機器級表示130
4．7．3循環結構的機器級表示133
4 ．8本章小結135
習題4 136

第5章CPU結構和程序執行139
5．1程序執行概述139
5．1．1指令的執行過程139
5．1．2指令周期141
5．2 CPU結構和工作原理143
5．2．1 CPU的功能143
5．2．2 CPU的主要寄存器143
5．2．3 CPU的結構和工作原理144
5．3數據通路146
5．3．1數據通路的基本結構146
5．3．2單總線數據通路148
5．3．3多總線數據通路149
5．4指令流水線151
5．4．1指令流水線的基本原理151
5．4．2 CISC指令集和RISC指令集154
5．4．3流水線冒險及其解決方法156
5．4．4流水線多發技術160
5．5本章小結162
習題5 162
第6章異常和中斷165
6．1異常和中斷概述165
6．1．1異常和中斷的基本概念165
6．1．2異常和中斷的分類166
6．1．3異常和中斷的作用169
6．2異常和中斷的響應170
6．3 IA-32的CPU中斷管理173
6．3．1中斷向量表173
6．3．2 IA-32的中斷描述符表175
6．4 8259A中斷控制器178
6．4．1 8259A的功能178
6．4．2 8259A的內部結構178
6．4．3中斷源識別與中斷優先級180
6．4．4 8259A的工作方式183
6．4．5 8259A的工作過程186
6．5中斷程序設計及響應過程舉例187
6．5．1中斷程序設計187
6．5． 2中斷響應過程舉例189
6．6本章小結190
習題6 191

第7章輸入/輸出系統192
7．1輸入/輸出系統概述192
7．2輸入/輸出硬件系統193
7．2．1輸入/輸出接口功能193
7．2．2輸入/輸出接口結構195
7．2．3輸入/輸出設備的總線連接197
7．2．4輸入/輸出接口的尋址方式198
7．3輸入/輸出軟件系統201
7 ．3．1輸入/輸出軟件系統任務與工作過程202
7．3．2內核空間輸入/輸出軟件203
7．3．3用戶空間輸入/輸出軟件206
7．4 CPU與外設的數據交換方式210
7．4．1程序查詢方式211
7．4．2程序中斷方式212
7．4．3 DMA方式214
7．5本章小結220
習題7 221

附錄A OllDbg反彙編工具222
主要參考文獻225