Verilog HDL數字系統設計與驗證 ——以太網交換機案例分析

喬廬峰,陳慶華

  • 出版商: 電子工業
  • 出版日期: 2021-03-01
  • 定價: $354
  • 售價: 8.5$301
  • 語言: 簡體中文
  • 頁數: 240
  • 裝訂: 平裝
  • ISBN: 7121407744
  • ISBN-13: 9787121407741
  • 相關分類: Verilog

下單後立即進貨 (約4週~6週)

相關主題

商品描述

本書將以太網交換機電路的設計與實現作為完整案例,分別介紹了介質訪問控制(MAC)控制器、數據幀合路電路、MAC幀處理電路、基於哈希散列的查表電路、簡易隊列管理器、基於鏈表的隊列管理器、變長分組的分割與重組電路等通信和網絡中常用的電路,並以此為基礎,採用循序漸進、由簡單到復雜的方式,給出了兩個版本的完整以太網交換機電路。書中所有電路都給出了必要的功能說明、算法原理和內部結構,以及完整的Verilog硬件描述語言設計代碼和模擬測試代碼。根據需要,書中穿插補充了基於現場可編程門陣列實現時需要考慮的系統時鐘生成、系統設計約束、系統復位設計、環回測試、IP核生成與調用、FPGA在線調試、模塊模擬與系統模擬等具體的工程技術問題。本書中的所有代碼都在FPGA開發環境上進行了實際驗證。登錄華信教育資源網(www.hxedu.com.cn)可註冊並免費下載本書代碼。讀者通過模擬分析可學習復雜數字系統的設計,也可以結合FPGA開發板開展數字系統綜合實驗,實現簡易的以太網交換機。

作者簡介

喬廬峰陸軍工程大學通信工程學院教授,博士,碩士生導師。
近20年一直從事通信、網絡類數字系統架構設計、關鍵算法研究和電路設計工作,多項設計以FPGA和專用集成電路形式實現並實際應用於網絡設備中,積累了豐富的理論和工程實踐經驗;指導碩士研究生40餘名;在國內外期刊、會議發表各類論文50餘篇,被SCI、EI檢索20餘篇;出版教材7部;獲得省部級科技進步獎勵多項。


陳慶華陸軍工程大學通信工程學院副教授。
長期從事計算機網絡技術、軟件算法研究和設計工作,負責和作為主要完成人參與科研項目十餘項;在國內外期刊、會議發表各類論文30餘篇,被SCI、EI檢索20餘篇;出版教材3部;獲得省部級科技進步獎勵多項。

目錄大綱

第1章 複雜數字系統設計概述
1.1 Verilog HDL與數字系統設計
1.2 設計流程
1.3 Top-Down數字系統設計方法簡介
1.3.1 頂層設計階段
1.3.2模塊級規範編寫階段
1.3.3模塊級設計階段
1.3.4 模塊級仿真階段
1.4基於Verilog的電路仿真驗證
1.4.1 數字系統驗證的重要性
1.4.2驗證的全面性與代碼覆蓋率分析
1.4.3 自動測試testbench
1.5本書所設計的以太網交換機
1.5.1以太網技術
1.5.2 以太網交換機的基本功能
1.5.3本書所設計的以太網交換機
1.6本書在內容組織上的特點

第2章 MAC控制器的設計
2.1 MAC控制器接收部分的設計
2.1.1 MII接口中與數據幀接收相關的信號
2.1.2 mac_r與後級電路的接口隊列
2.1.3 802.3 CRC-32校驗運算電路
2.1.4 mac_r電路設計
2.1 .5 mac_r電路仿真驗證代碼設計
2.2 MAC控制器發送部分的設計
2.2.1 MII接口中與數據幀發送相關的信號
2.2.2 mac_t電路設計
2.3 MAC控制器聯合仿真測試
2.3.1數據幀環回模塊
2.3.2環回測試電路的頂層設計文件

第3章 以太網查表電路
3.1 採用CAM實現的以太網查表電路
3.2 利用哈希散列表實現的精確匹配查表電路
3.2.1 哈希散列算法簡介
3.2.2 基於哈希散列的查表電路

第4章 數據幀合路和MAC幀處理電路設計
4.1數據幀合路電路
4.2 MAC幀處理電路
4.2.1 MAC幀處理電路的設計代碼
4.2.2 數據幀合路電路與MAC幀處理電路聯合仿真分析

第5章 以太網交換機版本1
5.1簡易隊列管理器的設計
5.1.1 簡易隊列管理器的Verilog設計代碼
5.1.2 簡易隊列管理器的仿真分析
5.2系統時鐘與系統復位問題
5.2.1系統時鐘生成
5.2.2典型系統復位電路
5.3 v1版以太網交換機的設計與實現
5.4 v1版以太網交換機的系統級仿真分析

第6章 以太網交換機版本1的綜合與實現
6.1 v1版以太網交換機的引腳約束
6.2 時鐘約束設置
6.3在線調試工具ChipScope的使用

第7章 基於鍊錶的隊列管理器電路
7.1 switch_pre電路的設計
7.2 switch_core電路的設計
7.2.1 共享緩存交換單元框圖及工作流程
7.2.2 switch_core中的自由指針隊列電路
7.2.3 switch_core中的隊列控制器
7.2.4 switch_core電路
7.3 switch_post電路的設計
7.4 switch_top電路的設計

第8章 以太網交換機版本2
8.1 v2版以太網交換機的頂層設計代碼
8.2 v2版以太網交換機的系統級仿真分析

附錄A Xilinx公司的可編程邏輯器件簡介
附錄B ISE14.7使用指南
參考文獻