硬件木馬之戰 — 攻擊防禦之謎 The Hardware Trojan War: Attacks, Myths, and Defenses

王堅,陳哲,柴松

買這商品的人也買了...

商品描述

本書系統、詳盡地介紹了硬件木馬的起源、常見攻擊手段與防禦措施。具體內容包括:硬件木馬的綜述及其攻防策略概述;硬件木馬攻擊,如SoC/NoC、硬件IP、模擬/混合/射頻芯片以及PCB中的硬件木馬威脅分析;硬件木馬檢測,如邏輯測試、形式驗證和無黃金電路檢測等電路邏輯測試方法,以及延遲分析和逆向工程等邊通道分析方法;安全設計方法,如硬件混淆、植入威懾和FPGA木馬及其對策;硬件木馬的發展趨勢及挑戰。

目錄大綱

*部分硬件木馬的基礎知識
*章緒論2
1.1 本書的目的2
1.2 對讀者的幫助3
1.3 關於木馬攻擊3
1.4 本書的內容6
參考文獻9
2章硬件木馬簡介10
2.1 概述10
2.2 半導體的發展趨勢、權衡和木馬攻擊威脅11
2.2.1 半導體設計流程11
2.2.2 攻擊者和攻擊12
2.3 木馬攻擊的比較和誤區13
2.3.1 木馬與漏洞或缺陷的比較13
2.3.2 硬件木馬與軟件木馬的比較14
2.3.3 關於硬件木馬成因及影響的誤區15
2.4 攻擊策略17
2.4.1 木馬的類型17
2.4.2 木馬觸發器和有效負載的分類18
2.4.3 基本木馬示例19
2.4.4 新型木馬攻擊:設計和示例20
2.4.5 木馬攻擊模型23
2.5 防禦對策24
2.5.1 木馬防禦對策分類法24
2.5.2 木馬檢測:示例28
2.5.3 木馬預防:示例29
2.5.4 其他值得注意的木馬檢測和預防方法31
2.5.5 各種木馬防禦方法的比較31
2.6 小結33
參考文獻33
二部分硬件木馬攻擊:威脅分析
3章SoC與C中的硬件木馬攻擊38
3.1 引言38
3.2 SoC的安全挑戰38
3.3 SoC威脅模型39
3.4 SoC安全保證40
3.5 C安全性41
3.5.1 信息洩攻擊42
3.5.2 針對故障注入攻擊的數據包安全性44
3.5.3 網絡接口故障44
3.5.4 拒服務攻擊45
3.5.5 基於錯誤注入的拒服務48
3.5.6 使用差錯控制方法的木馬檢測49
3.6 開放性挑戰50
3.7 小結50
參考文獻51
4章硬件IP核可信度53
4.1 引言53
4.2 問題的提出54
4.3 木馬的特徵54
4.4 現有測試和安全特性的不足55
4.5 木馬分類55
4.5.1 基於物理特性的木馬分類55
4.5.2 基於激活特性的木馬分類56
4.5.3 基於動作特性的木馬分類57
4.6 通用木馬緩解技術58
4.6.1 預防技術58
4.6.2 檢測技術59
4.7 IP級的木馬緩解60
4.7.1 檢測技術:可疑信號引導的時序等價性檢驗60
4.7.2 預防技術:攜帶證明代碼66
4.8 小結69
參考文獻69
5章模擬、混合信號和頻集成電路中的硬件木馬72
5.1 引言72
5.2 頻IC中的硬件木馬72
5.2.1 無線加密IC中的硬件木馬72
5.2.2 低於本底噪聲的頻傳輸77
5.3 AMS集成電路中的硬件木馬79
5.3.1 攻擊79
5.3.2 防禦80
5.3.3 模擬觸發器81
5.4 AMS/RF IC中的其他威脅83
5.4.1 IC/IP的剽竊和偽造問題83
5.4.2 漏洞分析83
5.4.3 拆分製造84
5.4.4 AMS IP核水印84
5.4.5 針對AMS偽造品的保護85
5.5 討論85
5.6 小結86
參考文獻86
6章PCB硬件木馬與盜版90
6.1 引言90
6.2 PCB安全性挑戰、攻擊和對策90
6.2.1 安全性挑戰90
6.2.2 攻擊實例93
6.2.3 可能的對策96
6.3 PCB認證挑戰和前瞻性解決方案99
6.3.1 PCB變化和認證挑戰100
6.3.2 前瞻性PUF結構101
6.3.3 定性和定量分析103
6.4 小結104
致謝104
參考文獻104
三部分檢測:邏輯測試
7章面向硬件木馬檢測的邏輯測試技術107
7.1 引言107
7.2 硬件木馬的MERO檢測法109
7.2.1 數學分析110
7.2.2 測試生成110
7.2.3 覆蓋率估算112
7.2.4 木馬樣本大小選擇112
7.2.5 N的選擇112
7.2.6 提升木馬檢測覆蓋率113
7.2.7 結果113
7.2.8 MERO的缺點118
7.3 基於GA和SAT的硬件木馬檢測方法119
7.3.1 硬件木馬模型119
7.3.2 針對ATPG的遺傳算法(GA) 120
7.3.3 用於難以激活觸發條件的SAT 123
7.3.4 有效負載感知測試集的選擇和測試壓縮124
7.3.5 結果與討論127
7.4 小結130
參考文獻131
8章硬件可信性驗證的形式化方法134
8.1 引言134
8.2 使用可滿足性問題進行可信性驗證135
8.3 使用屬性檢查的安全驗證137
8.4 用於木馬檢測的定理證明器139
8.4.1 使用攜帶證明代碼的機密數據保護140
8.4.2 定理證明器和模型驗證器的結合141
8.5 基於符號代數的木馬檢測142
8.5.1 基於Gr?bner基理論的等價性檢查:背景介紹142
8.5.2 基於符號代數的算術電路中木馬的激活與檢測144
8.5.3 三方IP中的木馬定位144
8.6 小結145
參考文獻146
9章無黃金模型木馬檢測149
9.1 引言149
9.2 無黃金模型木馬檢測及其挑戰149
9.3 一些可能的解決方案150
9.4 案例研究:傳感器輔助的自認證151
9.4.1 概述151
9.4.2 用於捕捉與設計相關延遲特性的傳感器152
9.4.3 製造後自認證的場景153
9.5 小結156
參考文獻157
部分檢測:邊信道分析
*0章利用延遲分析檢測硬件木馬159
10.1 引言159
10.2 硬件木馬植入點160
10.3 用於檢測佈局中植入硬件木馬的方法161
10.4 基於延遲的HT檢測方法的基本原理164
10.4.1 路徑延遲測量方案及其他概念164
10.4.2 處理工藝波動169
10.4.3 測試向量生成策略170
10.5 基於路徑延遲分析的HT檢測方法171
10.5.1 早期的HT檢測技術與片上測量方法172
10.5.2 基於環形振盪器的HT檢測方法173
10.5.3 用於HT檢測的輕量級片上路徑計時技術176
10.5.4 自認證:一種無黃金模型的HT檢測方法178
10.5.5 用於HT檢測的線性規劃方法和測試點插入179
10.5.6 增強HT檢測的工藝校準和測試向量選擇180
10.5.7 用於HT檢測的時鐘掃描182
10.5.8 一種無黃金芯片的HT檢測方法183
10.5.9 通過比較具有結構對稱性的路徑來進行HT檢測183
10.5.10 利用脈衝傳播進行HT檢測185
10.5.11 用於HT檢測的芯片對中校準技術187
10.6 多參數檢測方法190
10.7 小結191
參考文獻193
*1章基於逆向工程的硬件木馬檢測197
11.1 引言197
11.2 集成電路的逆向工程198
11.2.1 逆向工程簡介198
11.2.2 逆向工程的應用198
11.3 使用逆向工程的硬件木馬檢測198
11.3.1 通用信息198
11.3.2 使用逆向工程檢測硬件木馬的優點199
11.3.3 使用逆向工程檢測硬件木馬的挑戰199
11.4 使用SVM的基於逆向工程的硬件木馬檢測199
11.4.1 問題陳述200
11.4.2 提出的方法201
11.4.3 實驗與結果202
11.5 安全設計方法203
11.5.1 問題定義和挑戰203
11.5.2 推薦的方法205
11.5.3 實驗和結果209
11.6 小結210
參考文獻210
五部分安全設計
*2章硬件木馬預防和檢測的硬件混淆方法214
12.1 引言214
12.2 混淆214
12.2.1 混淆的概念214
12.2.2 區分混淆和加密215
12.2.3 軟件中的混淆技術215
12.3 混淆技術在硬件木馬預防和檢測中的作用216
12.3.1 硬件木馬216
12.3.2 硬件混淆概述217
12.4 芯片級混淆218
12.4.1 器件級混淆218
12.4.2 電路級混淆219
12.4.3 門級混淆223
12.4.4 寄存器傳輸級混淆229
12.4.5 片上通信級230
12.4.6 其他方法233
12.5 FPGA混淆233
12.6 板級混淆234
12.7 硬件混淆評估指標234
12.8 小結236
參考文獻237
*3章硬件木馬植入的威懾方法242
13.1 引言242
13.2 監測法244
13.2.1 邊信道特徵測量244
13.2.2 邊信道測量的分類器246
13.2.3 掃描單元重排序247
13.3 阻塞性方法247
13.4 混合方法250
13.4.1 BISA結構250
13.4.2 BISA的特定攻擊及其局限性251
13.5 小結252
參考文獻252
*4章FPGA中的硬件木馬攻擊及其保護方法256
14.1 引言256
14.2 威脅模型和分類256
14.2.1 FPGA設計流程256
14.2.2 威脅模型257
14.2.3 分類方法258
14.2.4 進入點258
14.2.5 創建方法259
14.3 FPGA結構中的木馬259
14.3.1 增加延遲的木馬259
14.3.2 引起電壓波動的木馬260
14.3.3 壽命縮短型木馬(LRT) 260
14.4 FPGA設計中的木馬263
14.4.1 在FPGA設計中植入木馬263
14.4.2 HDL中的木馬264
14.4.3 綜合後網表中的木馬265
14.4.4 案例:映/佈局佈線後網表中的木馬267
14.5 比特流中的木馬267
14.5.1 Xilin比特流結構267
14.5.2 修改比特流的木馬268
14.5.3 文獻中的木馬例子269
14.6 針對FPGA木馬的對策269
14.6.1 使用模塊冗餘的硬件木馬容錯270
14.6.2 FPGA可信熔斷(TrustFuzion) 271
14.6.3 比特流木馬對策271
14.7 小結271
參考文獻272
六部分新興趨勢、工業實踐和新的攻擊
*5章工業SoC設計中的硬件可信性:實踐與挑戰276
15.1 引言276
15.2 可信挑戰的範圍277
15.3 安全策略和執行278
15.4 設計和實現的可信性驗證279
15.5 平台級可信保證281
15.6 安全認證282
15.7 小結283
參考文獻283
*6章總結與未來的工作285
16.1 總結285
16.2 未來的工作286