數字邏輯與數字系統（第6版）

本書在普通高等教育“十一五”國家級規劃教材和國家精品課程教材《數字邏輯與數字系統》（第5版）基礎上，依照2019年出版的《高等學校工科基礎課程教學基本要求匯編》，為適應數字電子技術的不斷發展和應用水平的不斷提高修訂而成。全書共9章，內容包括數字邏輯基礎、邏輯門電路、組合邏輯電路、鎖存器和觸發器、時序邏輯電路、半導體存儲器、脈沖波形的產生與整形、數模轉換和模數轉換、數字系統分析與設計等。附錄包括CPLD和FPGA簡介、電氣簡圖用圖形符號二進制邏輯元件簡介、常用邏輯符號對照表等實用內容。本書提供多媒體課件，登錄華信教育資源網（www.hxedu.com.cn）註冊後免費下載。 本書為電子信息類各專業平臺課程教材，可作為高校電腦、通信、電子、電氣及自動化等專業本科生教材，還可供自學考試、成人教育和電子工程技術人員自學使用。

第1章數字邏輯基礎

1.1 計數

1.1.1 制數

1.1.2 制數

1.1.3 制數和十制數

1.1.4 數制間的轉換

1.2 常用編碼

1.2.1 二-制編碼(BCD碼)

1.2.2 循環碼

1.2.3 ASCII碼

1.3 邏輯代數基礎

1.3.1 邏輯變量和邏輯函數

1.3.2 基本邏輯運算及基本邏輯門

1.3.3 邏輯代數的基本公式和常用公式

1.3.4 邏輯函數的表示方法

1.3.5 邏輯函數的化簡

br/>
第2章邏輯門電路

2.1 概述

2.2 CMOS門電路

2.2.1 MOS管的開關模型

2.2.2 CMOS反相器的電路結構和工作原理

2.2.3 CMOS反相器的傳輸特性曲線和抗干擾能力

2.2.4 CMOS反相器的輸入特性曲線和輸出特性曲線

2.2.5 CMOS反相器的動態特性

2.2.6 與非門

2.2.7 或非門

2.3 其他類型的CMOS門電路及參數

2.3.1 三態門

2.3.2 CMOS傳輸門

2.3.3 漏極開路門（OD門）

2.3.4 低電壓CMOS門電路

2.3.5 CMOS門電路主要性能參數

2.4 TTL門電路

2.4.1 雙極型三極管的開關特性

2.4.2 TTL與非門的電路結構和工作原理

2.4.3 TTL與非門電路特性曲線

2.4.4 TTL門電路主要性能參數

2.5 ECL門電路

2.5.1 ECL門電路工作原理

2.5.2 ECL門電路主要特點

2.6 Bi-CMOS門電路

2.6.1 Bi-CMOS門電路工作原理

2.6.2 Bi-CMOS門電路主要性能參數

2.7 數字電路使用中應注意的問題

2.7.1 CMOS門電路使用中應注意的問題

2.7.2 TTL門電路使用中應注意的問題

2.7.3 數字電路接口

br/>
第3章組合邏輯電路

3.1 組合邏輯電路的特點

3.2 小規模集成電路構成的組合邏輯電路的分析與設計

3.2.1 分析方法

3.2.2 設計方法

3.3 編碼器

3.3.1 制編碼器

3.3.2 優先編碼器

3.4 譯碼器

3.4.1 制譯碼器

3.4.2 二-制譯碼器

3.4.3 半導體數碼管和七段字形譯碼器

3.5 數據分配器與數據選擇器

3.5.1 數據分配器

3.5.2 數據選擇器

3.6 數值比較電路

3.7 算術運算電路

3.7.1 制加法電路

3.7.2 制減法電路

3.7.3 算術邏輯單元

3.8 奇偶校驗電路

3.8.1 奇偶校驗的基本原理

3.8.2 中規模集成奇偶發生器/校驗器

3.9 中規模集成電路構成的組合邏輯電路的設計

3.10 組合邏輯電路中的競爭-冒險

3.10.1 競爭-冒險的產生

3.10.2 競爭-冒險的判斷

3.10.3 競爭-冒險的消除

3.11 用硬件描述語言設計組合邏輯電路

3.11.1 可編程邏輯器件的表示方法及組合模式

3.11.2 硬件描述語言Verilog HDL基礎

3.11.3 用Verilog HDL實現組合邏輯電路的設計

br/>
第4章鎖存器和触發器

4.1 鎖存器

4.1.1 閂鎖電路及基本SR鎖存器

4.1.2 門控SR鎖存器

4.1.3 D鎖存器

4.2 觸發器

4.2.1 主從D觸發器

4.2.2 邊沿觸發JK觸發器

4.2.3 維持阻塞D觸發器

4.3 能的觸發器

4.4 觸發器能的轉換

br/>
第5章時序邏輯電路

5.1 時序邏輯電路的特點和表示方法

5.1.1 時序邏輯電路的特點

5.1.2 時序邏輯電路的表示方法

5.2 時序邏輯電路的分析方法

5.3 寄存器

5.3.1 數碼寄存器

5.3.2 移位寄存器

5.4 計數器

5.4.1 計數器分類

5.4.2 制計數器

5.4.3 制計數器

5.4.4 可逆計數器

5.4.5 中規模集成計數器構成的任制計數器

5.4.6 移位寄存器型計數器

5.5 順序脈衝發生器

5.6 時序邏輯電路的設計方法

5.7 用硬件描述語言設計時序邏輯電路

5.7.1 可編程邏輯器件時序模式

5.7.2 用Verilog HDL實現時序邏輯電路的設計

br/>
第6章半導體存儲器

6.1 概述

6.1.1 半導體存儲器的特點及分類

6.1.2 半導體存儲器的技術指標

6.2 只讀存儲器

6.2.1 固定只讀存儲器

6.2.2 可編程只讀存儲器

6.2.3 可擦可編程只讀存儲器

6.3 隨機存取存儲器

6.3.1 靜態RAM

6.3.2 動態RAM

6.3.3 集成RAM簡介

6.3.4 RAM的擴展

br/>
第7章脈衝波形的產生與整形

7.1 集成555定時器及其應用

7.1.1 電路組成和工作原理

7.1.2 集成555定時器的應用

7.2 門電路構成的矩形波發生器與整形電路

7.2.1 多諧振盪器

7.2.2 單穩態電路

7.2.3 施密特觸發電路

br/>
第8章數模轉換和模數轉換

8.1 數模轉換器(DAC)

8.1.1 制權電阻DAC

8.1.2 R-2R倒T型電阻網絡DAC

8.1.3 DAC的主要技術指標

8.1.4 集成DAC舉例

8.1.5 DAC應用舉例

8.2 模數轉換器(ADC)