SoC 設計高級教程 — 系統架構

張慶

SoC 設計高級教程 — 系統架構

買這商品的人也買了...

2025百大暢銷｜中文簡體2書75折 詳見活動內容 »

相關主題

商品描述

本書是結合多年的工程實踐、培訓、以及累積的資料，並借鑒國內外經典教材、文獻、專業網站文檔等編著而成。 本書首先介紹了SoC系統設計和評估、架構探索和芯片集成，然後介紹了SoC處理器子系統、存儲子系統、互聯子系統和接口子系統。本書特別註重介紹近年來出現的一些SoC設計新概念、新技術、新領域和新方法。 本書的讀者是具有初步設計經驗的專業工程師、芯片規劃和項目管理的專業人員。部分內容也可以選作大學和研究生的教材和培訓資料，供研究生、老師和科研人員閱讀。

目錄大綱

第1章 SoC系統和架構設計 1
1.1　處理器子系統設計 2
1.1.1 多核處理器 2
1.1.2 處理器子系統 4
1.2　存儲子系統設計 6
1.2.1 存儲結構 6
1.2.2 存儲器件 9
1.2.3 存儲器映射與重映射 10
1.3　互連子系統設計 10
1.3.1 互連類型 11
1.3.2 互連層次 12
1.3.3 互連模塊的運行頻率 15
1.3.4 系統總線 16
1.4　外設子系統設計 19
1.4.1 系統外設 20
1.4.2 I/O接口 22
1.4.3 數據傳輸方式 24
1.5　芯片管理設計 30
1.6　低功耗設計 33
1.6.1 功耗目標的確定 34
1.6.2 架構級低功耗設計 35
1.7　可測性設計 36
1.8　架構評估 39
1.8.1 面積估算 39
1.8.2 功耗估算 44
1.8.3 靜態性能估算 47
1.9　電子系統級設計 51
1.9.1 ESL設計方法學 51
1.9.2 ESL模型和設計平臺 53
1.9.3 架構探索 55
1.9.4 虛擬原型技術 60
小結 64
第2章 SoC集成 65
2.1　模塊化設計 65
2.1.1 IP的選擇與維護 65
2.1.2 佈局布線模塊 66
2.1.3 設計層次 70
2.1.4 轉換橋 72
2.2　標準化設計 75
2.2.1 佈局布線模塊架構 76
2.2.2 佈局布線模塊接口 80
2.2.3 集成IP單元庫 83
2.3　自動化設計 86
2.4　模塊級集成 93
2.4.1 IP設計檢查指南 93
2.4.2 模塊集成規範 97
2.4.3 模塊集成 99
2.5　低速外設模塊的架構和集成 100
2.6　芯片級集成 103
小結 116
第3章 處理器子系統 117
3.1　現代處理器微架構 118
3.1.1 高級流水線技術 118
3.1.2 多指令發射技術 126
3.1.3 典型處理器架構 133
3.2　多處理器系統 135
3.2.1 多處理器系統的分類 136
3.2.2 多核處理器 140
3.2.3 多處理器系統的啟動 146
3.3　內存訪問 148
3.3.1 分級緩存結構 148
3.3.2 緩存預取技術 151
3.3.3 緩存一致性 153
3.3.4 訪存緩沖器 158
3.3.5 虛擬內存管理 164
3.4　多處理器系統的通信 168
3.5　多處理器系統的同步 170
3.5.1 多處理器並發執行 170
3.5.2 內存一致性 176
3.5.3 內存屏障 179
3.5.4 ARM體系架構中的內存訪問 181
3.6　處理器性能評估 185
3.6.1 處理器的延遲 186
3.6.2 處理器的帶寬 187
3.6.3 提高處理器帶寬的途徑 188
3.6.4 處理器性能示例 189
3.7　XPU 192
小結 194
第4章 存儲子系統 195
4.1　內存控制器 195
4.1.1 內存延遲性 195
4.1.2 內存控制器的基本組成 201
4.2　物理層接口 207
4.2.1 均衡技術 209
4.2.2 內存接口訓練 211
4.2.3 內存RAS功能 220
4.3　多通道內存 223
4.4　內存性能評估 226
4.4.1 內存帶寬和內存訪問延遲 226
4.4.2 提高內存帶寬的途徑 227
4.5　Flash 230
4.5.1 Nand Flash訪存 230
4.5.2 Flash程序執行 231
4.5.3 XIP 232
4.5.4 嵌入式Flash 234
小結 235
第5章 互連子系統 237
5.1　互連 238
5.1.1 片上互連網絡 238
5.1.2 片上互連網絡性能 241
5.1.3 服務質量 242
5.1.4 互連保序模型 245
5.1.5 RAS 248
5.2　交叉矩陣 250
5.2.1 交叉矩陣原理 251
5.2.2 交叉矩陣功能 252
5.2.3 交叉矩陣類型 263
5.3　NoC 265
5.3.1 NoC原理 266
5.3.2 NoC微架構設計 278
5.4　一致性互連 288
5.4.1 AXI一致性擴展協議 290
5.4.2 緩存一致性互連 294
5.4.3 CHI協議 302
5.4.4 基於CHI協議的緩存一致性互連 308
5.5　互連性能評估 310
5.5.1 互連延遲 310
5.5.2 互連帶寬 311
小結 313
第6章 接口子系統 315
6.1　信號完整性 315
6.1.1 傳輸線 316
6.1.2 反射 317
6.1.3 串擾 325
6.1.4 地反彈和電源反彈 330
6.2　接口信號 332
6.2.1 單端信號 332
6.2.2 差分信號 334
6.2.3 I/O接口屬性 338
6.3　串行解串器 344
6.3.1 SerDes關鍵技術 346
6.3.2 SerDes結構 348
6.4　小芯片技術 351
6.4.1 異構集成 352
6.4.2 互連接口 356
6.4.3 互連協議 361
6.4.4 封裝技術 368
6.4.5 UCIe協議 376
小結 382

類似商品