數字通信同步技術的MATLAB與FPGA實現(第3版)

杜勇

數字通信同步技術的MATLAB與FPGA實現(第3版)
  • 出版商: 電子工業
  • 出版日期: 2026-01-01
  • 售價: $528
  • 語言: 簡體中文
  • 頁數: 273
  • ISBN: 7121518880
  • ISBN-13: 9787121518881
  • 相關分類: 電路學 Electric-circuits

    • 下單後立即進貨 (約4週~6週)

買這商品的人也買了...

相關主題

商品描述

本書以AMD公司的Artix-7系列FPGA為開發平臺，以MATLAB及Verilog HDL為開發工具，詳細闡述了數字通信同步技術的FPGA實現原理、結構、方法及仿真測試過程，並通過大量工程實例分析了FPGA實現過程中的具體技術細節，主要包括鎖相環技術原理、一階鎖相環電路設計、二階鎖相環電路設計、平方環載波同步電路設計、Costas環載波同步電路設計、位同步及幀同步電路設計等內容。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，主要追求對工程實踐的指導性，力求使讀者在較短的時間內掌握數字通信同步技術的FPGA設計知識和技能。作者精心設計了與本書配套的FPGA數字信號處理開發板CXD720，詳細講解了工程實例的板載測試步驟及方法，形成了從理論到實踐的完整學習過程，可以有效加深讀者對數字通信同步技術的理解深度，提高學習效率。 本書的配套資源包含完整的MATLAB及Verilog HDL實例工程代碼。讀者可以關註作者的公眾號“杜勇FPGA”下載程序資料及開發環境，關註B站UP主“杜勇FPGA”觀看教學視頻。 本書適合從事FPGA開發及數字信號處理的工程師、科研人員，以及相關專業的本科生、研究生使用。

作者簡介

杜勇，四川省廣安市人，高級工程師、副教授，現居住於成都，任教於吉利學院；1999年畢業於湖南大學，獲電子工程專業學士學位；2005年畢業於國防科技大學，獲信息與通信工程專業碩士學位；發表學術論文10餘篇，出版《數字濾波器的MATLAB與FPGA實現》《數字通信同步技術的MATLAB與FPGA實現》《數字調制解調技術的MATLAB與FPGA實現》《鎖相環技術原理及FPGA實現》《Xilinx FPGA數字信號處理設計——基礎版》《零基礎學FPGA設計——理解硬件編程思想》等多部書籍。 作者大學畢業後在酒泉衛星發射中心從事航天測控工作，參與和見證了祖國航天事業的飛速發展，近距離體會到“大漠孤煙直，長河落日圓”的壯觀景色。金秋燦爛絢麗的胡楊，初夏潺潺流淌的河水，永遠印刻在作者腦海裏。 作者退伍回到成都後，先後在多家企業從事FPGA技術相關領域的研發工作；2018年回到大學校園，主要講授“數字信號處理”“FPGA技術及應用”“FPGA高級設計及應用”“FPGA數字信號處理設計”“FPGA綜合實訓”等課程；2022年創立米恩工作室，專註於FPGA技術產品研發、教學培訓、推廣及應用。 人生40餘載，大學畢業已20餘年。作者常自豪於自己退伍軍人、電子工程師、高校教師的身份，且電子工程師的身份伴隨了整個工作經歷。或許熱愛不需要理由，從讀研時初次接觸FPGA技術起，作者就被其深深吸引，長期揣摩研習，樂此不疲。 作者的微信公眾號和B站號均為“杜勇FPGA”，通過微信公眾號可下載本書的配套資源，通過B站號可觀看本書的視頻。

目錄大綱

第1章 同步技術的概念及FPGA基礎
1.1 數字通信中的同步技術
1.2 同步技術的實現方法
1.2.1 兩種不同的實現原理
1.2.2 常用的工程實現途徑
1.3 FPGA概念及其在信號處理中的應用
1.3.1 基本概念及發展歷程
1.3.2 FPGA的結構和工作原理
1.3.3 FPGA在數字信號處理中的應用
1.4 AMD器件簡介
1.4.1 AMD系列器件概覽
1.4.2 7系列FPGA芯片簡介
1.5 FPGA數字信號處理板CXD
1.6 小結
第2章 FPGA實現數字信號處理基礎
2.1 數的表示
2.1.1 萊布尼茨與二進制
2.1.2 定點數表示法
2.1.3 浮點數表示法
2.2 FPGA中數的運算
2.2.1 加減法運算
2.2.2 乘法運算
2.2.3 除法運算
2.2.4 有效數據位的計算
2.3 有限字長效應
2.3.1 有限字長效應的產生因素
2.3.2 AD轉換的有限字長效應
2.3.3 數字濾波器系數的有限字長效應
2.3.4 數字濾波器運算中的有限字長效應
2.4 小結
第3章 鎖相環工作原理及應用
3.1 鎖相環的工作原理
3.1.1 鎖相環的模型
3.1.2 鎖定與跟蹤的概念
3.1.3 鎖相環的基本性能要求
3.2 鎖相環的組成
3.2.1 鑒相器
3.2.2 環路濾波器
3.2.3 壓控振蕩器
3.3 鎖相環的動態方程
3.3.1 非線性相位模型
3.3.2 線性相位模型
3.3.3 鎖相環的傳遞函數
3.4 鎖相環的性能分析
3.4.1 暫態信號響應
3.4.2 頻率響應
3.4.3 穩定性
3.4.4 非線性跟蹤性能
3.4.5 捕獲性能
3.4.6 噪聲性能
3.5 鎖相環的應用
3.5.1 環路的兩種跟蹤狀態
3.5.2 調頻解調器
3.5.3 調相解調器
3.5.4 調幅信號的相幹解調器
3.5.5 鎖相調頻器
3.5.6 鎖相調相器
3.6 小結
第4章 一階鎖相環電路FPGA設計
4.1 一階鎖相環的基本參數
4.2 一階鎖相環的數字化模型
4.2.1 工程實例需求
4.2.2 數字鑒相器
4.2.3 DDS
4.2.4 計算環路增益
4.3 數字濾波器設計
4.4 一階鎖相環的Verilog HDL設計
4.4.1 新建FPGA工程
4.4.2 數字乘法器設計
4.4.3 數字濾波器設計
4.4.4 DDS設計
4.4.5 頂層文件設計
4.5 一階鎖相環的仿真測試
4.5.1 測試程序設計
4.5.2 確定鎖定後的同相支路信號
4.5.3 仿真分析環路的捕獲帶寬
4.5.4 對環路增益的幾點討論
4.6 一階鎖相環的板載測試
4.6.1 硬件接口電路
4.6.2 板載測試程序
4.6.3 板載測試驗證
4.7 小結
第5章 二階鎖相環載波同步電路FPGA設計
5.1 載波同步的原理
5.1.1 載波同步的概念及實現方法
5.1.2 鎖相環的工作方式
5.2 二階鎖相環的數字化模型
5.2.1 數字環路濾波器
5.2.2 DDS
5.2.3 數字鎖相環的動態方程
5.3 輸入信號建模與仿真
5.3.1 工程實例需求
5.3.2 輸入信號模型
5.3.3 輸入信號的MATLAB仿真
5.4 載波同步環的參數設計
5.4.1 總體性能參數設計
5.4.2 數字鑒相器設計
5.4.3 數字環路濾波器及DDS設計
5.5 載波同步環的FPGA實現
5.5.1 頂層模塊的Verilog HDL實現
5.5.2 數字環路濾波器的Verilog HDL實現
5.6 載波同步環的仿真測試
5.6.1 采用“文件IO”方法設計測試激勵文件
5.6.2 MATLAB生成測試數據
5.6.3 不同參數輸入信號的仿真測試
5.6.4 關於載波同步環參數的討論
5.7 載波同步環的板載測試
5.7.1 硬件接口電路
5.7.2 板載測試程序
5.7.3 板載測試驗證
5.8 小結
第6章 平方環載波同步的FPGA實現
6.1 平方環工作原理
6.1.1 典型平方環工作原理
6.1.2 改進的平方環工作原理
6.2 輸入信號建模與仿真
6.2.1 工程實例需求
6.2.2 DPSK調制原理及信號特征
6.2.3 DPSK信號傳輸模型及仿真
6.3 平方環性能參數設計
6.4 平方環的Verilog HDL設計
6.4.1 頂層文件設計
6.4.2 帶通濾波器設計
6.4.3 其他模塊的Verilog HDL設計
6.5 FPGA實現後的仿真測試
6.5.1 單載波信號的仿真測試
6.5.2 調幅信號的仿真測試
6.5.3 DPSK信號的仿真測試
6.6 平方環的板載測試
6.6.1 硬件接口電路
6.6.2 板載測試程序
6.6.3 板載測試驗證
6.7 小結
第7章 Costas環載波同步的FPGA實現
7.1 Costas環工作原理
7.2 Costas環性能參數設計
7.3 Costas環的Verilog HDL設計
7.3.1 低通濾波器的Verilog HDL設計
7.3.2 其他模塊的Verilog HDL設計
7.3.3 頂層模塊的Verilog HDL設計
7.4 FPGA實現後的仿真測試
7.4.1 單載波信號的仿真測試
7.4.2 DPSK信號的仿真

類似商品