計算機組成原理（第3版）

目 錄
第1章 計算機系統概述 1
1.1 計算機的發展歷程 1
1.1.1 計算機基礎知識 1
1.1.2 計算機的發展歷程及發展趨勢 2
1.2 計算機的硬件組成 4
1.2.1 馮·諾伊曼計算機 4
1.2.2 計算機的結構與部件 6
1.2.3 計算機的部件互連 9
1.3 計算機系統的層次結構 11
1.3.1 計算機的層次結構 11
1.3.2 軟件與硬件的關系 13
1.3.3 計算機的結構與組成 13
1.4 計算機系統的工作過程 14
1.4.1 機器語言程序的組成 14
1.4.2 程序的執行過程 16
1.5 計算機的性能指標 18
習題1 22
第2章 數據的表示與運算 24
2.1 數據的編碼 24
2.1.1 數制及其轉換 24
2.1.2 機器數及其編碼 26
2.1.3 十進制數編碼 31
2.1.4 字符編碼 31
2.1.5 數據校驗碼 32
2.2 數據的表示 39
2.2.1 整數的表示 40
2.2.2 實數的表示 42
2.2.3 非數值數據的表示 46
2.2.4 數據表示舉例 47
2.3 定點數的運算 49
2.3.1 加法器與邏輯運算 49
2.3.2 加減運算 52
2.3.3 關系運算 56
2.3.4 移位運算 58
2.3.5 乘法運算 60
2.3.6 除法運算 67
2.4 浮點數的運算 74
2.4.1 浮點加減運算 75
2.4.2 浮點乘除運算 77
2.5 運算器的組成 80
2.5.1 運算器的功能與組成 80
2.5.2 運算器的部件組織 81
2.5.3 運算器的部件互連 82
2.5.4 運算器的操作控制 84
習題2 85
第3章 存儲系統 89
3.1 存儲系統概述 89
3.1.1 存儲器的分類 89
3.1.2 存儲器的主要技術指標 90
3.1.3 層次結構存儲系統 91
3.2 半導體存儲技術 93
3.2.1 靜態存儲器 93
3.2.2 動態存儲器 96
3.2.3 半導體只讀存儲器 100
3.3 主存儲器 102
3.3.1 主存儲器的基本組成 102
3.3.2 主存儲器的邏輯設計 103
3.3.3 主存儲器與CPU的連接 106
3.3.4 提高訪存速度的技術 108
3.4 高速緩沖存儲器 114
3.4.1 Cache的基本原理 114
3.4.2 Cache的地址映射 117
3.4.3 Cache的替換算法 121
3.4.4 Cache的寫策略 123
3.4.5 Cache的結構與組織 124
3.5 虛擬存儲器 126
3.5.1 存儲管理的相關概念 127
3.5.2 虛擬存儲器的基本原理 129
3.5.3 虛存的存儲管理 130
3.5.4 頁式虛存的實現 133
習題3 137
第4章 指令系統 140
4.1 指令系統的組成 140
4.1.1 指令功能 140
4.1.2 指令格式 143
4.2 操作數的存放方式 147
4.3 尋址方式 149
4.3.1 指令尋址方式 150
4.3.2 數據尋址方式 150
4.4 機器語言編程示例 153
4.5 指令系統舉例 155
4.5.1 指令系統的風格 155
4.5.2 MIPS指令系統 157
4.5.3 Pentium指令系統 162
習題4 165
第5章 中央處理器 167
5.1 CPU的組成與工作流程 167
5.1.1 CPU的基本組成 167
5.1.2 CPU的工作流程 170
5.1.3 指令的執行過程 171
5.2 數據通路及控制器的組成 175
5.2.1 數據通路的基本組成 175
5.2.2 控制器的基本組成 181
5.3 單周期CPU的設計 185
5.3.1 指令功能分析 185
5.3.2 數據通路的設計 186
5.3.3 控制器的設計 192
5.3.4 CPU的性能分析 193
5.4 多周期CPU的設計 194
5.4.1 數據通路的設計 194
5.4.2 硬布線控制器的設計 197
5.4.3 微程序控制器的設計 201
5.4.4 CPU的性能分析 203
5.5 異常及中斷的處理 205
5.5.1 異常及中斷的基本概念 205
5.5.2 異常及中斷的處理過程 207
5.5.3 支持異常處理的CPU設計 210
5.6 指令流水線技術 212
5.6.1 指令流水線概述 212
5.6.2 MIPS指令流水線的基本實現 214
5.6.3 指令流水線的冒險處理 217
5.6.4 MIPS指令流水線的冒險處理實現 224
5.6.5 指令流水線的並行技術 226
習題5 229
第6章 輸入/輸出系統 233
6.1 總線 233
6.1.1 總線概述 234
6.1.2 總線的仲裁方式 237
6.1.3 總線的傳輸與定時 238
6.1.4 總線的結構 243
6.2 外部設備 245
6.2.1 鍵盤 246
6.2.2 磁盤 247
6.3 主機與外設的聯系 250
6.4 I/O接口 253
6.5 I/O的傳送控制方式 255
6.5.1 程序直接控制I/O方式 255
6.5.2 程序中斷I/O方式 258
6.5.3 DMA I/O方式 264
習題6 270

附錄A 數字邏輯電路基礎 273
A.1 數字邏輯基礎 273
A.1.1 數字信號的表示 273
A.1.2 邏輯門的電路 274
A.1.3 布爾代數 278
A.1.4 邏輯關系的描述 281
A.1.5 邏輯函數的化簡 283
A.2 組合邏輯電路 285
A.2.1 組合邏輯電路的組成 286
A.2.2 組合邏輯電路的設計 287
A.2.3 常用的組合邏輯器件 288
A.2.4 組合邏輯電路的時序分析 292
A.3 時序邏輯電路 293
A.3.1 觸發器 294
A.3.2 時序邏輯電路概述 297
A.3.3 同步時序邏輯電路的分析與設計 300
A.3.4 常用的時序邏輯器件 305
A.4 半導體存儲器 313
A.4.1 存儲器的基本概念 313
A.4.2 靜態隨機存取存儲器 314
A.4.3 動態隨機存取存儲器 316
A.4.4 半導體只讀存儲器 319
習題A 319
參考文獻 325