納米體硅CMOS工藝邏輯電路單粒子效應研究

陳榮梅

  • 出版商: 清華大學
  • 出版日期: 2020-11-01
  • 售價: $414
  • 貴賓價: 9.5$393
  • 語言: 簡體中文
  • ISBN: 7302557470
  • ISBN-13: 9787302557470
  • 相關分類: CMOS

立即出貨 (庫存 < 3)

  • 納米體硅CMOS工藝邏輯電路單粒子效應研究-preview-1
  • 納米體硅CMOS工藝邏輯電路單粒子效應研究-preview-2
  • 納米體硅CMOS工藝邏輯電路單粒子效應研究-preview-3
納米體硅CMOS工藝邏輯電路單粒子效應研究-preview-1

商品描述

空間輻射環境對宇航電子系統構成嚴峻的可靠性威脅。納米集成電路具有高性能、高集成度等優點,是未來宇航電子系統的必然選擇。《納米體硅CMOS工藝邏輯電路單粒子效應研究》深入研究納米體硅CMOS工藝邏輯電路中單粒子效應的產生與傳播受電路工作電壓、頻率和版圖結構這些電路內在因素以及溫度和總劑量兩種空間環境變量的影響規律及其機理。

作者簡介

陳榮梅先後於2012年和2017年在清華大學取得本科和博士學位,現在法國國家科學院從事博士後研究。主要從事集成電路的輻效應,碳納米管互連線和晶體管的集成工藝、物理分析和電路建模與設計的研究。截止到目前在IEEE Transactions on Nuclear Science, Microelectronics, IEEE Transactions on Natechlogy 等期刊上發表了近十篇論文,其中一作六篇。還有三篇文章在IEEE Transactions on Electron Devices上

目錄大綱

目錄
第1章緒論
1.1課題背景和意義
1.2空間輻射環境
1.3邏輯電路的輻射效應
1.3.1單粒子效應和總劑量效應
1.3.2邏輯電路的單粒子效應
1.4國內外研究現狀
1.4.1納米邏輯電路SEU軟錯誤傳播規律
1.4.2版圖結構對納米邏輯電路SET影響
1.4.3總劑量效應對納米邏輯電路SEE影響
1.4.4溫度對納米邏輯電路SEE影響
1.5本書的目標和研究內容
第2章納米邏輯電路SEU軟錯誤傳播規律的研究
2.1本章引論
2.2邏輯電路SEU傳播模型分析和模擬驗證
2.2.1現有的邏輯電路SEU傳播模型分析
2.2.2現有的邏輯電路SEU傳播模型模擬驗證
2.2.3改進的邏輯電路SEU傳播模型
2.3改進的邏輯電路SEU傳播模型的實驗驗證
2.3.1電路設計和實驗方法
2.3.2實驗結果和討論
2.4改進的邏輯電路SEU傳播模型的應用
2.4.1觸發器SEU軟錯誤的加固策略
2.4.2邏輯電路SEE軟錯誤動態截面評估
2.5單粒子軟錯誤傳播規律的影響因素
2.5.1電路設計
2.5.2組合邏輯延遲時間的影響
2.5.3入射粒子LET的影響
2.5.4觸發器抗SEU性能的影響
2.5.5邏輯電路單粒子軟錯誤截面的預測
2.6本章小結
第3章版圖結構對納米邏輯電路SET影響的研究
3.1本章引論
3.2電路設計和實驗方法
3.2.1電路設計
3.2.2實驗方法
3.3實驗結果和討論
3.3.1SET脈沖寬度測量精度和測量下限的標定
3.3.2SET脈沖寬度展寬因子的標定
3.3.3重離子垂直入射實驗結果和分析
3.3.4重離子斜入射實驗結果和分析
3.3.5激光微束單粒子效應實驗結果和分析
3.3.6對比分析和討論
3.4本章小結
第4章總劑量對納米邏輯電路SEE影響的研究
4.1引言
4.2實驗方法
4.3總劑量致靜態漏電流變化
4.4總劑量對邏輯電路SEU的影響
4.4.1實驗結果
4.4.2實驗結果討論
4.5總劑量對邏輯電路SET的影響
4.5.1實驗結果
4.5.2實驗結果討論
4.6本章小結
第5章溫度對納米邏輯電路SEE的影響
5.1引言
5.2電路設計和實驗方法
5.2.1電路設計
5.2.2實驗方法
5.3溫度對邏輯電路SEU的影響
5.3.1實驗結果
5.3.2實驗結果討論
5.4溫度對邏輯電路SET的影響
5.4.1實驗結果
5.4.2實驗結果討論
5.5本章小結
第6章總結與展望
6.1研究總結
6.2本書創新點
6.3需進一步開展的研究
參考文獻
在學期間發表的相關學術論文
相關研究成果
致謝
Contents
Chapter 1Introduction
1.1Research Background 
1.2Radiation Environment in Space
1.3Radiation Effects of Logic Circuit
1.3.1SingleEvent Effect and TID Effect
1.3.2SingleEvent Effect of Logic Circuit
1.4State of the Art of the Research
1.4.1SEU Propagation Principle in NanoLogic 
Circuit
1.4.2Impact of Layout Structure on SET of 
NanoLogic Circuit
1.4.3Impact of TIE Effect on SEE of NanoLogic 
Circuit
1.4.4Impact of Temperature on SEE of NanoLogic 
Circuit
1.5Rearch Content and Goals of This Book
Chapter 2Research of SEU Propagation Principle in NanoLogic Circuit
2.1Introduction
2.2Analysis and Simulation Demonstration of SEU 
Propagation Model of Loigic Circuit
2.2.1Analysis of Current SEU Propagation Model
2.2.2Simulation Demonstration of Current SEU 
Propagation Model
2.2.3Proposed SEU Propagation Model
2.3Experimental Demonstration of Proposed SEU 
Propagation Model
2.3.1Circuit Design and Methodology
2.3.2Experimental Restuls and Discussion
2.4Applications of the Proposed SEU Propagation Model
2.4.1Hardening Strategies for FlipFlop SEU
Soft Error
2.4.2SEE Soft Errors Dynamic Cross Section 
Evaluation for Logic Circuit
2.5SingleEvent Soft Error Propagation Impacting Factors
2.5.1Circuit Design
2.5.2Impact from Combinational Logic Delay Time
2.5.3Impact from Injecting Particle LET
2.5.4Impact from SEU Resistent Capability of 
FlipFlop
2.5.5SingleEvent Soft Error Cross Section Prediction
2.6Conclusion
Chapter 3Research of the Impact of Layout Structure on SET of 
NanoLogic Circuit
3.1Introduction
3.2Circuit Design and Experimental Methodology
3.2.1Circuit Design
3.2.2Experimental Methodology
3.3Experimental Results and Discussion
3.3.1Clibration of SET Pulse Width Measurement 
Resolution and LowerLimit
3.3.2Calibration of SET Pulse Width Broadening 
Factor
3.3.3Heavy Ion Vertical Injection Experimental 
Results and Analysis
3.3.4Heavy Ion Tilted Injection Experimental  
Results and Analysis
3.3.5Pulsed Laser Experimental Results and Analysis
3.3.6Comparions and Discussion
3.4Conclusion
Chapter 4Research of Impact of TIE Effect on SET of
NanoLogic Circuit
4.1Introduction
4.2Experimental Methodology
4.3TID Induced Static Leakage Current Variation
4.4Impact of TID on SEU of Logic Circuit
4.4.1Experimental Results
4.4.2Results Discussion
4.5Impact of TID on SET of Logic Circuit
4.5.1Experimental Results
4.5.2Results Discussion
4.6Conclusion
Chapter 5Research of the Impact of Temperature on SEU of 
NanoLogic Circuit
5.1Introduction
5.2Circuit Design and Experimental Methodology
5.2.1Circuit Design
5.2.2Experimental Methodology
5.3Impact of Temperature on SEU of NanoLogic Circuit
5.3.1Experimental Results
5.3.2Results Discussion
5.4Impact of Temperature on SET of NanoLogic Circuit
5.4.1Experimental Results
5.4.2Results Discussion
5.5Conclusion
Chapter 6Conclusion and Perspectives
6.1Conclusion of This Book
6.2Innovations in This Book
6.3Interesting Future Research
References
Related Publications During the PhD
Related Research Achievements
Acknowledgement