Verilog HDL教程——設計與驗證方法、思維拓展與綜合案例
胡正偉,王健健,王巖,陳智雄
商品描述
"本書的主要目的是為Verilog HDL學習者提供一本不僅可以輕松入門,還可以迅速掌握設計方法,並能鍛煉善於思考、多角度解決設計問題能力的教材。 本書主要內容包括Verilog HDL基礎知識、Verilog HDL邏輯設計知識要點、思維拓展案例、仿真與靜態時序分析基礎、綜合案例5章。在介紹常用的Verilog HDL語法的基礎上,重點介紹基於Verilog HDL的數字系統設計方法,包括組合邏輯電路和時序邏輯電路的設計要點、一題多解設計案例、仿真驗證方法以及面向實際工程應用領域的綜合案例。 本書可以作為高等學校電子信息、集成電路、通信工程等相關專業本科生和研究生的教材,也可以作為FPGA或數字集成電路設計工程師的參考書。 "
作者簡介
胡正偉,博士、講師,主要從事FPGA教學和研發等工作。具有多年的FPGA開發經驗,完成多個FPGA工程項目的開發設計,曾與華為技術有限公司合作開發基於FPGA的電力線測距系統。主編中國電力出版社“十三五”本科規劃教材《電子設計自動化》。
目錄大綱
目錄
第1章Verilog HDL基礎語法知識1
1.1Verilog HDL的基本結構1
1.2Verilog HDL語言要素4
1.3Verilog HDL描述語句13
1.4Verilog HDL描述方式26
1.5組合邏輯電路設計27
1.6時序邏輯電路設計35
習題46
第2章Verilog HDL邏輯設計知識要點48
2.1二進制數據問題48
2.2並發描述語句的多驅動問題52
2.3邏輯綜合53
2.4generate結構54
2.5組合邏輯電路設計要點58
2.5.1描述方式角度59
2.5.2描述方法角度62
2.5.3賦值方式角度63
2.6時序邏輯電路設計要點65
習題76
第3章設計思維拓展案例77
3.11位全加器77
3.2奇偶校驗81
3.3冗余符號位檢測86
3.48421BCD編碼計數器93
3.5移位寄存器101
3.6移位相加乘法器105
習題108第4章仿真與靜態時序分析基礎109
4.1動態仿真110
4.1.1Testbench基礎110
4.1.2測試激勵生成方法113
4.1.3響應結果收集119
4.2靜態時序分析124
4.2.1靜態時序分析簡介124
4.2.2靜態時序分析的專業術語125
4.2.3靜態時序分析原理125
習題130
第5章綜合案例131
5.1數值計算 131
5.2正弦波信號產生140
5.3數字混頻146
5.4數字濾波149
5.5FFT幅頻特性分析165
5.6BPSK調制解調172
5.7DBPSK調制解調183
習題199
參考文獻200