數字邏輯（第3版）

目錄

第1章數字邏輯概述

1.1基本概念

1.1.1模擬量與數字量

1.1.2邏輯電平與數字波形

1.1.3時鐘和時序圖

1.1.4數字電路的應用和分類

1.2數制與轉換

1.2.1十進制數

1.2.2二進制數

1.2.3八進制數

1.2.4十六進制數

1.2.5數制間的轉換

1.3帶符號數

1.3.1原碼

1.3.2反碼

1.3.3補碼

1.3.4浮點數

1.4編碼

1.4.1二十進制編碼

1.4.2可靠性編碼

1.4.3字符編碼

1.5本章小結

1.6習題和自測題

第2章布爾代數和邏輯化簡

2.1邏輯函數

2.1.1基本概念

2.1.2邏輯運算

2.2邏輯代數的基本公式、定律和規則

2.2.1公式和定律

2.2.2基本規則

2.3邏輯函數的表示法

2.3.1真值表

2.3.2邏輯表達式

2.3.3卡諾圖

2.3.4波形圖

2.3.5邏輯電路圖

2.4邏輯表達式的形式

2.4.1一般式

2.4.2最小項和最大項

2.4.3標準式

2.4.4最簡式

2.5邏輯函數的化簡

2.5.1公式化簡法

2.5.2卡諾圖化簡法

2.5.3化簡中兩個實際問題的考慮

2.6本章小結

2.7習題和自測題

第3章組合邏輯電路

3.1邏輯門電路符號和外部特性

3.1.1基本邏輯門電路符號

3.1.2復合邏輯門電路符號

3.1.3邏輯門電路的外部特性

3.2組合邏輯電路的分析

3.2.1組合邏輯電路的分析步驟

3.2.2組合邏輯電路的分析實例

3.3組合邏輯電路的設計

3.3.1組合邏輯電路的設計步驟

3.3.2組合邏輯電路的設計實例

3.4中規模通用集成電路的邏輯設計

3.4.1加法器

3.4.2數值比較器

3.4.3編碼器和譯碼器

3.4.4數據選擇器和數據分配器

3.4.5綜合應用實例

3.5組合邏輯電路的險象

3.5.1險象的產生

3.5.2險象的分類

3.5.3險象的判斷

3.5.4險象的消除

3.6本章小結

3.7習題和自測題

第4章觸發器

4.1觸發器概述

4.1.1觸發器的性質

4.1.2觸發器的分類

4.1.3現態與次態

4.2基本RS觸發器

4.2.1與非門構成的基本RS觸發器

4.2.2或非門構成的基本RS觸發器

4.3鐘控觸發器

4.3.1鐘控RS觸發器

4.3.2鐘控D觸發器

4.4主從觸發器

4.4.1主從RS觸發器

4.4.2主從JK觸發器

4.5邊沿觸發器

4.5.1邊沿D觸發器

4.5.2邊沿JK觸發器

4.6集成觸發器

4.6.1集成邊沿D觸發器

4.6.2集成邊沿JK觸發器

4.7T觸發器及T′觸發器

4.7.1T觸發器

4.7.2T′觸發器

4.8觸發器之間的轉換

4.9本章小結

4.10習題和自測題

第5章時序邏輯電路

5.1時序邏輯電路的結構模型與分類

5.1.1時序邏輯電路的結構模型

5.1.2時序邏輯電路的分類

5.2時序邏輯電路的分析

5.2.1同步時序邏輯電路的分析

5.2.2異步時序邏輯電路的分析

5.3時序邏輯電路的設計

5.3.1同步時序邏輯電路的設計

5.3.2異步時序邏輯電路的設計

5.4寄存器

5.4.1基本寄存器

5.4.2移位寄存器

5.4.3寄存器的應用

5.5計數器

5.5.1同步計數器

5.5.2異步計數器

5.5.3計數器的應用

5.6本章小結

5.7習題和自測題

第6章邏輯門電路

6.1半導體基礎

6.1.1半導體二極管

6.1.2半導體三極管

6.1.3場效應管

6.1.4開關特性

6.2TTL門電路

6.2.1TTL與非門

6.2.2集電極開路輸出門

6.2.3三態輸出門

6.2.4TTL門電路使用註意事項

6.3CMOS門電路

6.3.1常見的CMOS門電路

6.3.2CMOS門電路使用註意事項

6.4本章小結

6.5習題和自測題

第7章半導體存儲器與可編程器件

7.1半導體存儲器

7.1.1只讀存儲器

7.1.2隨機存取存儲器

7.2可編程器件

7.2.1概述

7.2.2可編程陣列邏輯

7.2.3通用陣列邏輯

7.2.4CPLD和FPGA

7.2.5ISP技術

7.3硬件描述語言

7.3.1概述

7.3.2VHDL/Verilog HDL的開發流程

7.3.3VHDL開發實例

7.4本章小結

7.5習題和自測題

附錄A常用邏輯門國標符號與非國標符號對照表

附錄B常用TTL型中小規模集成電路芯片型號索引

附錄C常用MOS型中小規模集成電路芯片型號索引

附錄D習題和自測題答案

參考文獻