用於邏輯綜合的 VHDL(第3版) (VHDL for Logic Synthesis, 3/e) 国外数字系统设计经典教材系列:用于逻辑综合的VHDL(第3版)

<內容簡介>

《用於邏輯綜合的VHDL(第3版)》(作者Andrew Rushton)側重於介紹面向邏輯綜合的VHDL程序的編寫方法，全面介紹了可綜合的VHDL語法條款。但是，考慮到測試工作的重要性，本書也介紹了一部分最為實用的與編寫測試平臺有關的VHDL語法。
    《用於邏輯綜合的VHDL(第3版)》的讀者對象是數字系統設計工程師和正在學習邏輯綜合技術的碩士研究生。

<目錄>

第1章 引言
1．1 VHDL設計周期
1．2 VHDL的起源
1．3 標準化過程
1．4 VHDL標準的統一
1．5 可移植性
第2章 寄存器傳輸級設計
第3章 組合邏輯
第4章 基本類型
第5章 操作符
第6章 綜合類型
第7章 Std_Logic_Arith(標準算術邏輯)
第8章 時序VHDL
第9章 寄存器
第10章 層次結構
第11章 子程序
第12章 特殊結構
第13章 測試平臺
第14章 庫
第15章 案例分析
附錄
參考文獻