商品描述
本書是電子資訊工程、電腦科學與技術、自動化等電子、電氣類一級學科的EDA教學必備基礎教材,
全書從硬體描述語言VerilogHDL簡介入手,重點闡述了硬體描述語言的基礎語法、高級語法和與之匹配的硬體電路設計基礎、
高級電路設計案例等;除了對VerilogHDL語法基礎詳細闡述外,對邏輯電路、時序綜合和狀態機等複雜電路設計問題也進行了介紹。
本書根據國家全日制電子資訊類教學大綱要求匹配了對應的實驗實習,並對複雜數位系統也進行了案例講解。
全書共11章,主要包含VerilogHDL語言基礎、邏輯電路結構、狀態機與時序綜合、驗證等高級主題的內容。
本書可作為普通高等學校、科研院所電子資訊工程、電氣工程、
電腦等相關專業的本科生或研究生的教材,還可作為上述領域工程技術人員的參考書。
目錄大綱
目錄
第1章電子系統與硬體描述語言………………………………………………………………1
1.1電子系統的集成化………………………………………………………………………1
1.2硬體描述語言與設計方法………………………………………………………………3
1.3數位電路/系統實現………………………………………………………………………7
1.4集成化設計發展趨勢……………………………………………………………………11
1.5數字集成應用前景………………………………………………………………………14
習題………………………………………………………………………………………14
第2章硬體描述語言基礎……………………………………………………………………16
2.1VerilogHDL語言概況…………………………………………………………………17
2.1.1模塊………………………………………………………………………………17
2.1.2模組名………………………………………………………………………………18
2.1.3模組組成………………………………………………………………………………18
2.2基本語法…………………………………………………………………………………19
2.2.1識別字………………………………………………………………………………20
2.2.2關鍵字………………………………………………………………………………20
2.2.3操作符………………………………………………………………………………21
2.2.4數字聲明………………………………………………………………………………21
2.2.5注釋與空白符…………………………………………………………………………22
2.3系統任務與編譯指令……………………………………………………………………23
2.3.1字串………………………………………………………………………………23
2.3.2系統任務………………………………………………………………………………23
2.3.3編譯指令………………………………………………………………………………25
習題………………………………………………………………………………………26
第3章語法與要素……………………………………………………………………………28
3.1資料類型…………………………………………………………………………………28
3.1.1數值………………………………………………………………………………28
3.1.2線網類型………………………………………………………………………………29
3.1.3變數聲明………………………………………………………………………………31
3.1.4寄存器類型……………………………………………………………………………32
3.1.5陣列………………………………………………………………………………33
3.1.6標量與向量……………………………………………………………………………34
3.1.7參數………………………………………………………………………………35
3.2端口……………………………………………………………………………………36
3.2.1埠命名………………………………………………………………………………36
3.2.2埠聲明………………………………………………………………………………37
3.2.3連接方式………………………………………………………………………………38
3.3運算式……………………………………………………………………………………41
3.3.1運算表達………………………………………………………………………………41
3.3.2操作符………………………………………………………………………………42
3.3.3運算元………………………………………………………………………………48
3.4標準主要差別……………………………………………………………………………52
習題………………………………………………………………………………………57
第4章建模與用戶原語………………………………………………………………………59
4.1基礎建模…………………………………………………………………………………59
4.1.1門級建模………………………………………………………………………………59
4.1.2開關級建模……………………………………………………………………………61
4.2資料流程建模………………………………………………………………………………64
4.2.1連續設定陳述式…………………………………………………………………………64
4.2.2資料流程建模實例………………………………………………………………………65
4.3模組與層次………………………………………………………………………………66
4.3.1模組劃分………………………………………………………………………………66
4.3.2帶參數模組……………………………………………………………………………68
4.3.3層次命名………………………………………………………………………………71
4.4用戶定義原語(UDP)…………………………………………………………………72
4.4.1UDP的含義…………………………………………………………………………72
4.4.2組合邏輯UDP………………………………………………………………………73
4.4.3時序電路UDP………………………………………………………………………73
習題………………………………………………………………………………………75
第5章行為描述………………………………………………………………………………77
5.1行為級建模………………………………………………………………………………77
5.1.1過程塊………………………………………………………………………………78
5.1.2語句塊………………………………………………………………………………79
5.1.3時序控制………………………………………………………………………………82
5.2過程設定陳述式……………………………………………………………………………84
5.2.1阻塞設定陳述式…………………………………………………………………………85
5.2.2非阻塞設定陳述式………………………………………………………………………86
5.2.3過程連續設定陳述式……………………………………………………………………89
5.3行為語句…………………………………………………………………………………90
5.3.1條件陳述式………………………………………………………………………………90
5.3.2多路分支語句…………………………………………………………………………91
5.3.3迴圈語句………………………………………………………………………………93
5.3.4其他語句………………………………………………………………………………96
5.3.5生成塊………………………………………………………………………………98
2Verilog硬體描述語言與設計
5.4任務和函數……………………………………………………………………………101
5.4.1任務………………………………………………………………………………101
5.4.2函數………………………………………………………………………………103
習題………………………………………………………………………………………107
第6章測試、模擬和驗證……………………………………………………………………109
6.1測試平臺………………………………………………………………………………109
6.1.1測試向量……………………………………………………………………………110
6.1.2測試模組……………………………………………………………………………111
6.2波形生成………………………………………………………………………………113
6.2.1值序列………………………………………………………………………………113
6.2.2重複信號……………………………………………………………………………116
6.2.3時鐘的建立…………………………………………………………………………117
6.3資料顯示與檔訪問…………………………………………………………………120
6.3.1資料顯示……………………………………………………………………………120
6.3.2檔訪問……………………………………………………………………………123
6.3.3從文字檔中讀取向量………………………………………………………………127
6.3.4向文字檔中寫入向量………………………………………………………………128
6.4典型模擬驗證實例……………………………………………………………………129
6.4.138解碼器…………………………………………………………………………129
6.4.2序列檢測器…………………………………………………………………………131
6.4.3時鐘分頻器…………………………………………………………………………132
習題………………………………………………………………………………………133
第7章基礎邏輯電路…………………………………………………………………………137
7.1組合電路設計…………………………………………………………………………137
7.1.1門級結構設計………………………………………………………………………137
7.1.2連續設定陳述式設計……………………………………………………………………141
7.1.3過程塊語句設計……………………………………………………………………143
7.1.4組合電路不完全描述…………………………………………………………………145
7.1.5典型組合電路設計實例………………………………………………………………147
7.2時序電路設計…………………………………………………………………………150
7.2.1時序電路設計方法……………………………………………………………………150
7.2.2時序電路單元………………………………………………………………………152
7.2.3時序電路不同描述風格………………………………………………………………156
7.2.4時序電路設計常見錯誤………………………………………………………………159
7.2.5典型時序電路設計實例………………………………………………………………162
習題………………………………………………………………………………………163
第8章有限狀態機及設計……………………………………………………………………165
8.1狀態機基礎……………………………………………………………………………165
8.1.1基本概念……………………………………………………………………………165
8.1.2狀態機分類…………………………………………………………………………167
8.2狀態機設計……………………………………………………………………………173
8.2.1狀態機描述方法……………………………………………………………………173
8.2.2狀態機狀態編碼……………………………………………………………………185
8.2.3狀態機優化設計……………………………………………………………………190
8.2.4狀態機容錯和設計準則………………………………………………………………192
習題………………………………………………………………………………………195
第9章時序、綜合及驗證……………………………………………………………………196
9.1時序與延遲……………………………………………………………………………196
9.1.1時序概念……………………………………………………………………………196
9.1.2延遲模型……………………………………………………………………………200
9.1.3延遲種類……………………………………………………………………………200
9.1.4路徑延遲建模………………………………………………………………………203
9.1.5時序檢查……………………………………………………………………………206
9.1.6延遲反標……………………………………………………………………………207
9.2邏輯綜合………………………………………………………………………………209
9.2.1概念………………………………………………………………………………209
9.2.2邏輯綜合過程………………………………………………………………………209
9.2.3代碼可綜合設計……………………………………………………………………212
9.3驗證方法………………………………………………………………………………214
9.3.1驗證………………………………………………………………………………214
9.3.2測試驗證種類………………………………………………………………………216
9.3.3測試驗證平臺實例……………………………………………………………………220
習題………………………………………………………………………………………228
第10章模擬實驗……………………………………………………………………………231
10.1硬體描述語言模擬器…………………………………………………………………231
10.1.1ModelSim模擬………………………………………………………………………231
10.1.2邏輯綜合後模擬……………………………………………………………………237
10.2Verilog基礎模組設計………………………………………………………………241
10.2.1組合邏輯建模………………………………………………………………………241
10.2.2時序邏輯建模………………………………………………………………………247
10.3複雜邏輯設計…………………………………………………………………………256
10.3.1阻塞賦值和非阻塞賦值……………………………………………………………256
10.3.2任務與函數…………………………………………………………………………258
10.3.3有限狀態機…………………………………………………………………………262
習題………………………………………………………………………………………266
第11章設計案例……………………………………………………………………………270
11.1非同步FIFO設計………………………………………………………………………270
11.1.1實驗目的與實驗要求………………………………………………………………270
4Verilog硬體描述語言與設計
11.1.2基於最高兩位元判決的非同步FIFO設計…………………………………………………271
11.1.3基於四象限判決的非同步FIFO設計…………………………………………………276
11.2全雙工UART介面設計……………………………………………………………283
11.2.1實驗目的與實驗要求………………………………………………………………283
11.2.2UART通信協議……………………………………………………………………283
11.2.3UART發送器的實現………………………………………………………………286
11.2.4UART接收器的設計………………………………………………………………289
11.2.5UART接收器的模擬測試…………………………………………………………300
11.3迴圈碼編解碼器設計…………………………………………………………………305
11.3.1實驗目的與實驗要求………………………………………………………………305
11.3.2(7,3)迴圈碼………………………………………………………………………305
11.3.3(7,3)迴圈碼的編碼器………………………………………………………………307
11.3.4(7,3)迴圈碼的解碼器………………………………………………………………311
習題………………………………………………………………………………………320
附錄…………………………………………………………………………………………324
參考文獻…………………………………………………………………………………………327
