深次微米矽製程技術
張勁燕
- 出版商: 五南
- 出版日期: 2002-05-30
- 定價: $630
- 售價: 9.0 折 $567
- 語言: 繁體中文
- 頁數: 534
- ISBN: 9571128287
- ISBN-13: 9789571128283
下單後立即進貨 (約5~7天)
買這商品的人也買了...
-
$580$452 -
$480$408 -
$680$578 -
$450$383 -
$560$437 -
$600$510 -
$560$476 -
$860$731 -
$650$553 -
$1,740$1,653 -
$820$697 -
$420$328 -
$690$587 -
$490$382 -
$620$527 -
$280$218 -
$780$663 -
$650$650 -
$650$507 -
$600$510 -
$550$435 -
$450$383 -
$620$527 -
$650$553 -
$780$616
商品描述
內容簡介:
矽積體電路製程的特徵及尺寸縮小到深次微米(deep submicron
meter),經歷幾個階段,0.35μm、0.25μm、0.18μm;有可能在不久的將來到達0.13μm、0.10μm,甚或到達極限值的0.07μm。相關的製程、設備、材料或廠務設施,都有革命性的更新和進步。微影照像是受到影響最大的製程。DRAM的電晶體的閘極結構和材料、工程。高介電常數材料使電容量保持夠大。金屬化製程、阻障層、內嵌、快閃、鐵電記憶體結構等。高深寬比的乾蝕刻製程需要高密度電漿;降低阻容延遲(RC
delay)使用低介電常數材料和銅製程。新製程有雙大馬士革(dual
damascene)、電鍍(electroplating)、無電極電鍍(electroless
plating)和/或金屬有機化學氣相沉積(MOCVD)。奈米元件更製作出單電子電晶體。晶圓尺寸由8吋擴大為12吋,為的不止是提高良率、提高機器使用率;也考慮到生產力,節省工廠面積、還要兼顧人工學(ergonomics)和減少化學藥液以利環保。
本書配合拙著電子材料、半導體製程設備、工業電子學構成一完整系列。期望給想從事半導體的同學和研究生,或和半導體製程相關行業的工程師、經理、教授、老師們一項便捷的參考。