Advanced HDL Synthesis and SOC Prototyping: RTL Design Using Verilog
暫譯: 高階 HDL 合成與 SOC 原型設計：使用 Verilog 的 RTL 設計

Vaibbhav Taraate