Advanced HDL Synthesis and SOC Prototyping: RTL Design Using Verilog
暫譯: 高階 HDL 合成與 SOC 原型設計：使用 Verilog 的 RTL 設計

Vaibbhav Taraate

Advanced HDL Synthesis and SOC Prototyping: RTL Design Using Verilog

買這商品的人也買了...

相關主題

商品描述

類似商品

最後瀏覽商品 (16)