Verilog 晶片設計(使用 ModelSim)

簡弘倫

  • 出版商: 文魁
  • 出版日期: 2005-06-30
  • 定價: $620
  • 售價: 7.6$471
  • 語言: 繁體中文
  • ISBN: 9861255575
  • ISBN-13: 9789861255576
  • 相關分類: Verilog

已絕版

買這商品的人也買了...

相關主題

商品描述

 
 
目錄

第一章 設計方法概論
第二章 Verilog硬體描述語言
第三章 行為式描述(Behavior Modeling)
第四章 同步設計(Synchronous Design)
第五章 非同步設計(Asynchronous Design)
第六章         功能性單元(Functional Unit)
第七章 I C Slave 模型設計
第八章 JPEG encoder硬體加速器設計
 
 
 
特色

透過作者多年的實務經驗,將全書大致區分為8 個章節:
第一章為設計方法概論:主要針對下面的議題逐一描述, IC 設計後段的AP&R 工作、IC 設計的新方向 Gate-Array優劣解析、FPGA 的優缺評鑑以及產品開發過程中的可測試性工作。
第二章為硬體設計語言:由於硬體設計語言與一般的Top-Down 執行程式語言有所差異,因此在本章中將針對這部分進行敘述。
第三章為行為式描述:在本章中除了針對行為描述上的應用與開發問題,在章末並輔以AMBA Bus的設計實例做為本章總結。
第四章為同步設計:本章介紹資源共享與管線化設計等問題,同時、已實際的電路設計範例(七段顯示器到緩衝器控制)作為實際解說的方向。
第五章為非同步設計:首先為讀者介紹Latch,詳細解說其時序特性和電路特性,分析Latch的優缺點,然後介紹最重要的跨越clk domain的問題,也包含Metastable的討論。最後以一個非同步的緩衝器控制的設計實例並包含測試平台做為結束。
第六章為功能性單元:針對常見的算數邏輯(Arithmetic Logic) ,如:加法器、減法器、乘法器等問題,最後介紹LFSR(Linear Feedback Shift Register)的應用,最後輔以CRC範例,並附上完整測試平台。
第七章為I2C Slave設計:好的測試平台或模型其價值和好的電路設計一樣,測試平台往往包含更多樣的語法,做好這部分的設計不是一見容易的事。而I2C Slave的模型就為讀者提出參考。
第八章為JPEG Encoder設計:本章的DCT內含Skew circular convolution單元,其架構設計能以精簡的電路,同時滿足DCT與IDCT的需求,故不只是在JPEG應用,也能延伸這一部分的電路設計在MPEG的世界裡,而成為本書最具參考價值的地方。本章除了簡介JPEG原理外,也為讀者詳述設計概念,使讀者深入的了解電路設計的前因後果,設計出適合自己的電路來。
為了方便讀者學習,本書所附的範例程式皆在ModelSim通過模擬,讀者只要拷貝到自己目錄就能執行,範例中除了行為層級的模型外,RTL的程式除了各系統引用的記憶體規格不同外,皆能以各種合成器合成出實際的電路,並不需要更動設計。