奈米 CMOS 電路可生產性與良率設計(Chiang:Design for Manufacturability and Yield for Nano-Scale CMOS)

張克正、唐經洲 譯(Chiang)

  • 出版商: CS滄海
  • 出版日期: 2010-09-07
  • 定價: $360
  • 售價: $360
  • 貴賓價: 9.7$349
  • 語言: 繁體中文
  • 頁數: 368
  • ISBN: 9866184129
  • ISBN-13: 9789866184123

立即出貨 (庫存=1)

買這商品的人也買了...

商品描述

<內容簡介>

當我們開始面對32nm CMOS 技術節點,負責設計與製造領域的人們也正努力於微影技術,這種技術讓所轉印出來的電路樣本可以極小於所使用的光源波長 (wave length)。這個技術必須要用到一些新材料、較好的間距、較高的冶金技術開孔率(aspect ratio metallurgies)。這個事實產生了三個可製造性上的問題,也就是: 可印製性(printability)、平坦性 (planarization)與晶粒間的變異 (intra-die variability)。我們會深入的探討在各個製程階段下對於以上三個問題的根本原因,這些原因都是不可以忽略的。可製造性與良率在目前來看都一樣,它們也不只是一個製造上、封裝上或測試上的問題,它們是整個積體電路設計領域的人所有的問題。不管是可製造性或者是良率都必須在一開始設計的時候就已經考量進去,它是我們大家的責任。

  這本書 Design for Manufacturability and Yield for Nano-Scale CMOS 會帶領讀者瞭解奈米CMOS 製程的各種可製造性與良率議題。我們會指出如何在設計階段或者是標準元件的佈局階段就將這些議題考量進來,並且討論如何針對關鍵區域設計函數庫(library),及在佈局與擺放(place and route)階段加上一些協助微影的輔助性圖樣(lithography artifacts)。基於CMP 模型的模擬與虛擬填充(dummy fill insertion)、光罩的規劃 (mask planning)、模擬與製造、統計型設計 (statistical design)、統計型的時序收斂(statistical timing closure)這些議題我們也會加以討論。這些議題會讓設計師避免跳入陷阱,並且養成一個好習慣可以提升可製造性與良率。這本書是一個嚴謹的設計師一定要讀的書,它也是各個年級的研究生想要進入IC 設計或者是EDA領域很好的一本入門書。

<章節目錄>

1 簡介(Introduction)
2 隨機瑕疵 (Random Defects)
3 系統良率模組-微顯影 (Systematic Yield - Lithography)
4 系統良率模組-化學機械抛光 (Systematic Yield- Chemical Mechanical Polishing (CMP))
5 變異性和參數良率 (Variability & Parametric Yield)
6 良率設計 (Design for Yield)
7 預測良率 (Yield Prediction)
8 結論 (Conclusions)