VHDL for Engineers (IE)

Kenneth L. Short




Suitable for use in a one- or two-semester course for computer and electrical engineering majors.VHDL for Engineers teaches readers how to design and simulate digital systems using the hardware description language, VHDL. These systems are designed for implementation using programmable logic devices (PLDs) such as complex programmable logic devices (CPLDs) and field programmable gate arrays (FPGAs). The book focuses on writing VHDL design descriptions and VHDL testbenches. The steps in VHDL/PLD design methodology are also a key focus. Short presents the complex VHDL language in a logical manner, introducing concepts in an order that allows the readers to begin producing synthesizable designs as soon as possible.



1 Di g i t a l Design Using VHDL and PLDs 1

2 E n t it i e s , Archi t e ct u r e s , and Cod ing S t y les 44

3 Signals and Data Types 82

4 Dataf low Style Combinational Design 123

5 Behavi o r a l S t y le Combinational Design 165

6 Event-Dr i v en Simulation 201

7 Testbenche s for Combinational Designs 251

8 Latches and F l i p - f l ops 304

9 Multibi t L a t ches, Regist e r s , Count e r s ,

and Memory 337

10 F i n i te State Machines 380

11 ASM Charts and RTL Des i gn 431

12 Subprograms 469

13 Packages 501

14 Testbenches for S equent i a l S y s tems 526

15 Modular Des ign and Hie rarchy 566

16 More Des ign Examples 615

Appendix VHDL At t r i b u t e s 659

Bibliography 663




適用於電腦和電子工程專業的一學期或兩學期課程。《VHDL for Engineers》教讀者如何使用硬體描述語言VHDL設計和模擬數位系統。這些系統是為了使用可程式邏輯裝置(PLD)(如複雜可程式邏輯裝置(CPLD)和現場可程式閘陣列(FPGA))實現而設計的。本書著重於撰寫VHDL設計描述和VHDL測試台。同時也關注VHDL/PLD設計方法論的步驟。Short以邏輯方式呈現複雜的VHDL語言,按照一個讓讀者能夠盡快開始生成可合成設計的順序介紹概念。

第1章 使用VHDL和PLD進行數位設計
第2章 實體、架構和編碼風格
第3章 信號和數據類型
第4章 數據流式組合設計
第5章 行為風格組合設計
第6章 事件驅動模擬
第7章 用於組合設計的測試台
第8章 閂鎖和觸發器
第9章 多位閂鎖、寄存器、計數器和記憶體
第10章 有限狀態機
第11章 ASM圖和RTL設計
第12章 子程序
第13章 套件
第14章 用於時序系統的測試台
第15章 模塊化設計和層次結構
第16章 更多設計示例
附錄 VHDL屬性