矽後驗證與調試 Post-Silicon Validation and Debug

普拉巴特‧米什拉,法裡瑪‧法拉曼迪 魏東,孫健

矽後驗證與調試

買這商品的人也買了...

相關主題

商品描述

本書系統闡述矽後驗證和SoC調試中所面臨的關鍵挑戰、前沿技術與研究進展，旨在顯著提升驗證效率並降低調試成本。 本書匯集了矽後驗證和調試專家的研究成果：第1章概述SoC設計方法學，並強調矽後驗證和調試所面臨的挑戰；第2～6章描述設計調試架構的有效技術，包括片上設備和信號選擇；第7～10章介紹生成測試和斷言的有效技術； 1～15章提供自動化方法，用於定位、檢測和修覆矽後錯誤； 6～17 章描述兩個案例研究（NoC和IBMPOWER8處理器）； 8章討論設計調試與安全漏洞之間的內在沖突； 9章展望矽後驗證與調試的未來發展趨勢和潛在突破方向。本書為SoC設計人員、驗證工程師以及對異構 SoC的矽後驗證與調試感興趣的研究人員提供了全面的參考資料。

目錄大綱

目錄
第Ⅰ部分 概 述
第1章 SoC矽後驗證的挑戰 2
1.1 引言 2
1.2 驗證工作 3
1.3 矽後驗證準備規劃 7
1.4 矽後驗證與調試架構 7
1.5 測試生成 9
1.6 矽後調試 10
1.7 小結 11
參考文獻 12
第Ⅱ部分 調試架構
第2章 SoC測試設備：面向矽後驗證的矽前設計準備 16
2.1 引言 16
2.2 矽後驗證規劃與開發生命周期 17
2.3 測試設備的早期歷史：DFT 19
2.4 跟蹤 22
2.5 數組訪問、觸發和補丁 24
2.6 調試軟件集成 26
2.7 小結 27
參考文獻 28
第3章 矽後驗證中的結構化信號選擇 29
3.1 引言 29
3.2 相關工作 30
3.3 信號恢覆 32
3.4 門級信號選擇（GSS） 34
3.5 基於RTL的信號選擇 39
3.6 實驗 44
3.7 小結 46
參考文獻 47
第4章 基於仿真的信號選擇 49
4.1 介紹 49
4.2 相關工作 50
4.3 背景與動機 51
4.4 改進恢覆能力指標 54
4.5 基於選擇算法的設計 57
4.6 實驗結果 59
4.7 小結 64
參考文獻 65
第5章 混合信號選擇 66
5.1 引言 66
5.2 基礎知識 67
5.3 混合信號選擇算法 68
5.4 小結 73
參考文獻 74
第6章 基於機器學習的矽後信號選擇 75
6.1 引言 75
6.2 背景 76
6.3 探索策略 77
6.4 基於機器學習的信號選擇 79
6.5 基於特征的信號選擇 84
6.6 不同信號選擇技術的比較 88
6.7 小結 91
參考文獻 92
第Ⅲ部分 測試和斷言的生成
第7章 可觀測性感知的矽後測試生成 94
7.1 引言 94
7.2 可觀測性感知測試生成 96
7.3 案例研究 102
7.4 小結 103
參考文獻 104
第8章 片上約束隨機激勵生成 106
8.1 矽後受約束的隨機驗證 106
8.2 功能約束的表示 107
8.3 片上功能約束生成器 109
8.4 功能約束的實驗評估 111
8.5 片上驗證期間的激勵分布 114
8.6 非重疊序列的生成 115
8.7 片上激勵支持分布式控制的變體 116
8.8 支持分布式控制的解決方案實驗評估 119
8.9 小結 122
參考文獻 123
第9章 測試生成和用於多核內存一致性的輕量級檢查 124
9.1 引言 124
9.2 MTraceCheck：高效的內存一致性驗證 128
9.3 實驗評估 139
9.4 Bug註入案例研究 147
9.5 討論 149
9.6 小結 150
致謝 150
參考文獻 151
第10章 矽後驗證硬件斷言的選擇 154
10.1 硬件斷言 154
10.2 研究方法 155
10.3 排名算法 159
10.4 斷言綜合 163
10.5 基於FPGA 的仿真 166
10.6 結果與討論 173
10.7 小結 177
致謝 177
參考文獻 178
第Ⅳ部分 矽後調試
第11章 調試數據縮減技術 180
11.1 疲於奔命 180
11.2 常見的調試方法 181
11.3 運行-暫停調試的簡化方案 182
11.4 全速調試的縮減技術 188
11.5 小結 195
參考文獻 196
第12章 矽後故障的高級調試 197
12.1 動機與所提出的矽後方案調試流程 197
12.2 支持矽後分析與調試的基於C 語言的設計流程提案 198
12.3 在設計中引入少量可編程性 199
12.4 利用實現設計中的可編程性進行矽後分析 202
12.5 實施具備可編程性的設計修正 205
12.6 當出現矽後缺陷時自動調整高層次設計 208
12.7 小結 215
參考文獻 216
第13章 基於可滿足性求解器的矽後故障定位 217
13.1 引言 217
13.2 矽後故障定位 218
13.3 基於SAT 的故障定位實踐 222
13.4 小結 232
致謝 232
參考文獻 233
第14章 虛擬原型的矽後測試覆蓋率評估與分析 235
14.1 引言 235
14.2 背 景 237
14.3 矽後測試的覆蓋率評估 239
14.4 矽後測試的運行時間分析 250
14.5 相關工作 259
14.6 小結 259
參考文獻 261
第15章 利用調試架構進行矽後覆蓋率分析 262
15.1 引言 262
15.2 背 景 264
15.3 矽後功能的覆蓋率分析 265
15.4 實驗 270
15.5 小結 272
參考文獻 273
第V部分 案例研究
第16章 片上網絡驗證與調試 276
16.1 引言 276
16.2 NoC概述 277
16.3 NoC驗證與調試所面臨的獨特挑戰 278
16.4 NoC驗證與調試方法論 283
16.5 小結 288
參考文獻 289
第17章 IBM POWER8處理器的矽後驗證 291
17.1 引言 291
17.2 POWER8 292
17.3 統一方法學 293
17.4 測試程序 295
17.5 實驗準備工作 297
17.6 觸發Bug 298
17.7 檢查Bug 299
17.8 覆蓋率收斂 300
17.9 鑒別分類 302
17.10 調 試 303
17.11 成 果 305
17.12 未來挑戰 307
17.13 小結 307
參考文獻 308
第VI部分 回顧與未來方向
第18章 SoC安全與矽後調試沖突 310
18.1 引言 310
18.2 背景 310
18.3 基於掃描鏈的攻擊 312
18.4 跟蹤緩沖器攻擊 313
18.5 實驗結果 319
18.6 小結 323
參考文獻 324
第19章 矽後調試的未來 326
19.1 回顧 326
19.2 未來的發展方向 328
參考文獻 330

類似商品

最後瀏覽商品 (10)