低功耗設計精解
Jan Rabaey
- 出版商: 機械工業
- 出版日期: 2020-01-01
- 售價: $774
- 貴賓價: 9.5 折 $735
- 語言: 簡體中文
- 頁數: 358
- 裝訂: 平裝
- ISBN: 7111638271
- ISBN-13: 9787111638278
-
相關分類:
電路學 Electric-circuits
- 此書翻譯自: Low Power Design Essentials (Hardcover)
立即出貨
買這商品的人也買了...
-
$330SystemVerilog 驗證 -
程序員的數學3 : 線性代數$474$450 -
芯片驗證漫遊指南 : 從系統理論到 UVM 的驗證全視界$594$564 -
基於 FPGA 與 RISC-V 的嵌入式系統設計$708$673 -
深度學習 -- 硬體設計$750$675 -
$474片上互連網絡 — 多核／眾核處理器關鍵技術 -
UVM 實戰$594$564 -
$327EDA 技術與 Verilog HDL -
基於物聯技術的多智能體製造系統$948$901 -
Verilog HDL 算法與電路設計 -- 通信和電腦網絡典型案例$414$393 -
FPGA 時序約束與分析$414$393 -
CMOS 集成電路 EDA 技術, 2/e$654$621 -
2040世界未來報告書：太空淘金、人機共生、移動革命、能源戰爭、ESG策略，疫後時代如何抓住正在崛起的工作與商機？$460$391 -
5G 與衛星通信融合之道：標準化與創新$1,008$958 -
敏捷硬件開發語言 Chisel 與數字系統設計$414$393 -
IC 芯片設計中的靜態時序分析實踐$810$770 -
SoC 設計方法與實現, 4/e$479$455 -
$422Wi-Fi 7 開發參考：技術原理、標準和應用 -
AI × 人類演化未來報告書：從智人升級為超人類的我們，如何適應人機共生時代的社會與生活？$480$408 -
SystemVerilog 數字集成電路功能驗證$479$455 -
$421專用集成電路低功耗入門：分析、技術和規範 -
SoC 設計基礎教程 — 技術實現$648$616 -
$500SoC 設計基礎教程 — 系統架構 -
低功耗設計與驗證$348$331 -
AI 芯片開發核心技術詳解$654$621
商品描述
《低功耗設計精解》以清晰的思路闡述低功耗數字集成電路設計問題，
除了以教學的方式講述低功耗設計外，
還提供了一個集成的方法論來討論每一個設計層級的功耗問
最後，《低功耗設計精解》解釋了未來降低功耗的主要設計困難以及物理層限制。
《低功耗設計精解》濃縮了作者在大學教學以及在公司實踐的大量經驗，撰寫方式適合自學。
每個章節都涉及不同層級的知識。
所有章節都從基礎知識開始講述，並且幾乎所有章節都包含高級設計知識。
《低功耗設計精解》採用了一種特殊的格式，不是以文字為主、
以圖片為輔的傳統講述方式，而是採用以圖片為主、以文字為輔的講述方式。
顯然，一圖勝過千言萬語。
我們希望通過這種創新的格式幫助讀者係統地學習低功耗設計中的重要課題。
《低功耗設計精解》主要內容包括：
納米晶體管和模型及功耗和能耗基礎
設計階段功耗優化——電路層技術，架構，算法和系統
設計階段功耗優化——互聯和時鐘，存儲器
動態運行功耗優化——電路與系統
超低功耗／電壓設計
作者簡介
Jan Rabaey
IEEE Fellow，現在是伯克利無線研究中心（BWRC）的聯合主任，
以及FCRP贊助的千兆規模系統研究中心（GSRC）主任。
他在比利時魯汶大學應用科學專業獲得博士學位。
1983~1985年，他在加州大學伯克利分校作訪問學者。
1985~1987年，他在比利時IMEC擔任研究經理，
並在1987年加入加州大學伯克利分校電氣工程和計算機科學系，
擔任Donald O Pederson特聘教授。
目錄大綱
前言
第1章綜述1
第2章納米晶體管及其模型25
第3章功耗和能耗基礎57
第4章優化功耗@設計階段——電路層技術80
第5章優化功耗@設計階段— —架構、算法和系統117
第6章優化功耗@設計階段——互聯和時鐘155
第7章優化功耗@設計階段——存儲器185
第8章優化功耗@待機階段——電路與系統211
第9章優化功耗@待機階段——存儲器237
第10章優化功耗@運行階段——電路與系統254
第11章超低功耗/電壓設計292
第12章低功耗設計方法和流程321
第13章總結與展望350
