相關主題
商品描述
本書介紹了CMOS射頻集成電路的基本知識，講述了利用Cadence ADE軟件進行電路設計的仿真方法和操作流程。本書包含多種射頻集成電路中常見電路單元的實例分析，包括低噪聲放大器、混頻器、功率放大器、壓控振蕩器等。除此之外，本書還介紹了射頻收發機前端芯片架構和相控陣前端芯片架構及設計實例。本書在介紹基本概念和原理的基礎上，通過實例分析詳細講述了射頻集成電路關鍵單元的設計方法。本書為北京理工大學“集成電路設計實踐”課程參考用書，並且可作為CMOS射頻集成電路設計初學者，以及高等院校電子科學與技術、集成電路科學與工程等專業學生的學習用書，也可供微電子與集成電路領域的科研和工程技術人員參考。
作者簡介
陳誌銘，男，教授，主要研究方向為矽基射頻/毫米波集成電路設計與三維集成技術。2019年入選北京市科技新星計劃，擔任航天行業標準化技術委員會委員。在IEEE JSSC、TMTT、TED、EDL、ISSCC等 期刊和會議上共發表70余篇論文，Google Scholar累計引用1000余次，以 發明人獲授權 /國防發明專利6項。作為負責人，共主持16項科研項目，省部級以上縱向項目8項，包括2項 自然科學基金，“十三五” 裝備預研項目等。2018年以 完成人獲北京市高等教育教學成果二等獎和北京理工大學教學成果一等獎，多次獲評全國大學生集成電路創新創業大賽和北京市大學生集成電路設計大賽 指導教師。
目錄大綱
前言
第1章 CMOS射頻集成電路設計概述
1.1 發展背景
1.2 設計挑戰
1.2.1 高頻信號處理
1.2.2 集成化與小型化
1.2.3 工藝技術的限制
1.3 未來發展趨勢
1.4 本章小結
主要參考文獻
第2章 射頻收發機前端芯片架構
2.1 射頻收發機概述
2.2 射頻前端主要性能指標
2.2.1 增益
2.2.2 線性度
2.2.3 噪聲系數
2.2.4 系統級聯
2.3 射頻發射機常見結構
2.3.1 直接上變頻發射機
2.3.2 超外差發射機
2.3.3 Sliding IF發射機
2.3.4 帶偏移頻率合成器的發射機
2.3.5 開關鍵控發射機
2.4 射頻接收機常見結構
2.4.1 超外差接收機
2.4.2 零中頻接收機
2.4.3 低中頻接收機
2.5 本章小結
主要參考文獻
第3章 低噪聲放大器設計與仿真實例
3.1 低噪聲放大器簡述
3.2 設計實例：4~8GHz兩級低噪聲放大器
3.2.1 小信號增益
3.2.2 噪聲仿真
3.2.3 增益壓縮點和總諧波失真（Xdb 和Swept hb）
3.2.4 IP3仿真
3.3 本章小結
第4章 混頻器設計與仿真實例
4.1 混頻器概述
4.2 設計實例：全差分雙平衡無源混頻器
4.2.1 電壓轉換增益
4.2.2 功率轉換增益
4.2.3 S參數仿真
4.2.4 噪聲仿真
4.2.5 端口隔離度仿真
4.2.6 具有阻塞信號的混頻器性能仿真
4.2.7 線性度仿真
4.3 本章小結
第5章 功率放大器設計與仿真實例
5.1 功率放大器概述
5.2 設計實例：2～6GHz功率放大器
5.2.1 功率相關仿真
5.2.2 線性度仿真
5.2.3 穩定性及S參數仿真
5.2.4 大信號S參數仿真
5.2.5 負載牽引分析
5.3 本章小結
第6章 壓控振蕩器設計與仿真實例
6.1 壓控振蕩器概述
6.2 設計實例：Dualcore LC壓控振蕩器
6.2.1 輸出頻率、輸出功率、相位噪聲和抖動仿真
6.2.2 頻率偏移
6.2.3 調頻靈敏度和線性度
6.2.4 功耗
6.2.5 頻率牽引
6.2.6 穩定性分析
6.2.7 調諧模式分析
6.3 本章小結
第7章 相控陣前端芯片架構
7.1 研究意義與發展概況
7.1.1 研究背景
7.1.2 國內外發展概況
7.1.3 發展趨勢
7.2 相控陣收發前端系統架構
7.2.1 載波頻率和陣列天線
7.2.2 相控陣收發前端系統架構
7.2.3 相控陣發射接收鏈路典型結構
7.3 相控陣收發前端設計指標
7.4 幅度控制與相位控制電路
7.4.1 幅度控制和相位控制的正交性
7.4.2 幅度控制電路
7.4.3 相位控制電路
7.5 本章小結
主要參考文獻
第8章 矽基毫米波相控陣收發前端芯片設計實例
8.1 Ku波段8通道收發前端芯片
8.1.1 Ku波段8通道收發前端電路與版圖設計
8.1.2 Ku波段8通道收發芯片測試
8.2 K波段8通道接收前端芯片
8.2.1 K波段8通道接收前端電路與版圖設計
8.2.2 K波段8通道接收芯片測試
8.3 Ka波段8通道發射前端芯片
8.3.1 Ka波段8通道發射前端電路與版圖設計
8.3.2 Ka波段8通道發射芯片測試
8.4 本章小結
