計算電路原理與架構

李洪革 ，北京航空航天大學教授、博士生導師 ；IEEE\\IEICE\\SID\\CCF\\電子學會 會員， 多部門專家委員，集成電路設計專委會委員、密碼芯片專委會委員等 ；研究領域為集成電路設計、AI智能芯片與計算 ；發表集成電路與智能計算等相關領域的論文近100篇，包括北航研究成果首篇的 集成電路領域 期刊 IEEE Jouranl of Solid-State Circuits (IEEE JSSC, 固體電路學報)、TVLSI、TCASII、JDT、ESL、TEMC、ISCAS以及Neurocomptuing等；出版專業教材專著4部。主持和承擔多項 科研項目， 重點專項、 自然基金項目、 預研基金、北京市科委重點項目、973/863課題負責人等； 申請 專利30余項，其中獲發明及實用新型專利授權25項 ，申請 專利2項；獲省部級科技進步、發明獎三項。

推薦序
前言

第1章　計算電路概要
1.1　計算機器
1.2　MOS 元件基礎
1.2.1　MOS 管
1.2.2　CMOS 邏輯閘
1.3　電路設計基礎
1.4　總結與展望
思考題

第2章　數的系統
2.1　數的表示
2.1.1　數的基
2.1.2　基數轉換
2.1.3　數的編碼
2.2　冗餘數系統
2.2.1　冗餘數基礎
2.2.2　冗餘數編碼
2.2.3　數集的轉換
2.3　剩餘數系統
2.3.1　算術基礎
2.3.2　剩餘數電路
2.4　機率數系統
2.4.1　機率數
2.4.2　機率計算電路
2.5　定點數與浮點數
2.6　基本數學概念
思考題

第3章　算術電路基礎
3.1　組合邏輯電路
3.1.1　邏輯閘基礎
3.1.2　組合邏輯轉換
3.1.3　基本邏輯電路
3.1.4　其他邏輯電路
3.2　加減法電路
3.2.1　半加器
3.2.2　全加器
3.2.3　減法器
3.2.4　遞加／遞減電路
3.3　基礎加法器
3.3.1　行波進位加法器
3.3.2　曼徹斯特加法器
3.3.3　位元序列加法器
思考題

第4章　高速加法器
4.1　進位傳播加法器
4.1.1　超前進位加法器
4.1.2　條件求和加法器
4.1.3　進位選擇加法器
4.1.4　進位旁路加法器
4.2　平行前綴加法器
4.2.1　前綴加法
4.2.2　常見的平行前綴加法器
4.3　多操作數加法器
4.3.1　無進位加法
4.3.2　進位保留加法器
4.3.3　華萊士樹
4.3.4　其他多輸入加法器
4.4　冗餘數加法
4.4.1　冗餘數
4.4.2　冗餘數運算
4.4.3　混合基數二加減法
思考題

第5章　乘法計算與電路
5.1　求和移位乘法
5.1.1　求和移位
5.1.2　求和移位乘法器
5.2　再編碼乘法
5.2.1　Booth 演算法
5.2.2　再編碼演算法
5.2.3　高基 Booth 乘法
5.3　陣列乘法器
5.3.1　無符號陣列乘法
5.3.2　補碼陣列乘法
5.3.3　Baugh–Wooley 乘法器
5.3.4　Booth 陣列乘法
5.4　其他乘法器
5.4.1　平方乘法器
5.4.2　大位寬整數乘法
5.4.3　截位乘法器
思考題

第6章　除法計算電路
6.1　基本除法
6.1.1　恢復除法
6.1.2　不恢復除法
6.2　SRT 除法
6.2.1　SRT 除法基礎
6.2.2　邊界與連續條件
6.2.3　進位保留除法
6.2.4　高基數除法
6.3　陣列結構
6.3.1　帶恢復陣列除法
6.3.2　不恢復陣列除法
6.3.3　SRT 陣列除法
6.4　收斂逼近法
6.4.1　Goldschmidt 除法
6.4.2　牛頓－拉夫遜除法
6.5　除法器的分類
思考題

第7章　數位訊號處理
7.1　基本概念
7.1.1　圖的表示
7.1.2　樹與割集
7.1.3　路徑參數
7.1.4　數位濾波器
7.2　流水線與平行處理
7.2.1　流水線
7.2.2　平行處理
7.3　重定時
7.3.1　重定時基礎
7.3.2　割集重定時
7.3.3　降速重定時
7.4　脈動陣列
7.4.1　脈動陣列基礎
7.4.2　脈動陣列的設計
7.4.3　二維脈動陣列
7.5　乘累加計算
7.5.1　卷積計算
7.5.2　分散式計算
7.5.3　位元序列乘法
思考題

第8章　有限域運算
8.1　有限域基礎
8.1.1　基本概念
8.1.2　有限域多項式運算
8.2　多項式運算電路
8.2.1　加法電路
8.2.2　乘法電路
8.2.3　GF(2ⁿ) 乘法
8.3　密碼晶片電路的設計

第9章　機率與混合機率計算
9.1　機率計算概述
9.1.1　機率計算的起源
9.1.2　機率計算電路的實現
9.2　傳統機率計算最佳化
9.2.1　算術運算最佳化
9.2.2　編碼最佳化
9.3　混合機率計算與電路
9.3.1　混合機率計算簡介
9.3.2　混合機率運算單元
9.3.3　混合機率計算的雜訊容錯
9.4　混合機率計算的實現
9.4.1　不同數系的計算
9.4.2　複雜函數的計算方法
9.4.3　含雜訊影像的處理
9.4.4　混合機率計算神經網路加速器

第10章　片上系統
10.1　SoC 簡介
10.1.1　SoC 的架構
10.1.2　軟硬體協同設計
10.1.3　晶片系統的開發
10.2　SoC 片上匯流排
10.2.1　Wishbone 匯流排
10.2.2　AMBA 匯流排
10.2.3　TileLink 匯流排
10.3　SoC 指令的編譯與執行
10.3.1　SoC 的計算流程
10.3.2　系統翻譯流程
10.3.3　系統機器碼生成
10.4　RISC-V 核心單元
10.4.1　RISC-V 核心簡介
10.4.2　RISC-V 指令集
10.5　SoC 的驗證與測試
10.5.1　SoC 模組模擬
10.5.2　RISC-V 系統驗證
10.5.3　SoC 晶片測試

參考文獻