SystemVerilog 數字集成電路功能驗證

本書講解了 SystemVerilog 的基本語法和工作原理，同時結合了 UVM 驗證方法學中的驗證技術知識。講述的內容主要包括：基本數據類型、接口、類、隨機化、約束、進程同步、功能覆蓋和 DPI 技術。書中使用了約 270 個完整實例，詳細說明瞭每個知識點在實際項目中的應用。最後使用學過的驗證技術搭建一個基於SystemVerilog 的簡單驗證平臺。書中還介紹了 UVM 中的一些關鍵技術，主要包括：繼承和派生，拷貝函數、單例類、測試登記表、代理類和工廠機制。為接下來系統學習 UVM 驗證方法學打下堅實的基礎。