數字系統設計與Verilog HDL(第5版) 数字系统设计与Verilog HDL(第5版)

王金明 編

  • 出版商: 機械工業
  • 出版日期: 2014-07-01
  • 定價: $294
  • 售價: 8.5$250
  • 語言: 簡體中文
  • 頁數: 412
  • 裝訂: 平裝
  • ISBN: 7121225379
  • ISBN-13: 9787121225376
  • 相關分類: Verilog

下單後立即進貨 (約4週~6週)

買這商品的人也買了...

商品描述

<內容簡介>

王金明編著的《數字系統設計與Verilog HDL(第5版高等學校電子信息類教材)》根據EDA課程教學要求,以提高數字設計能力為目的,系統闡述FPGA數字系統開發的相關知識,主要內容包括EDA技術概述、FPGA∕CPLD器件、Verilog硬件描述語言等。全書以Quartus Ⅱ、Synplify Pro軟件為平臺,以Verilog-1995和Verilog-2001語言標準為依據,以可綜合的設計為重點,通過大量經過驗證的數字設計實例,闡述數字系統設計的方法與技術,由淺入深地介紹Verilog工程開發的知識與技能。
本書的特點是:著眼於實用,緊密聯繫教學實際,實例豐富。全書深入淺出,概念清晰,語言流暢。可作為電子、通信、微電子、信息、電路與系統、通信與信息系統及測控技術與儀器等專業本科生和研究生的教學用書,也可供從事電路設計和系統開發的工程技術人員閱讀參考。

<章節目錄>

第1章  EDA技術概述
  1.1  EDA技術及其發展
  1.2  Top-down設計與IP核復用
    1.2.1  Top-down設計
    1.2.2  Bottom-up設計
    1.2.3  IP復用技術與
  1.3  數字設計的流程
    1.3.1  設計輸入
    1.3.2  綜合
    1.3.3  佈局布線
    1.3.4  模擬
    1.3.5  編程配置
  1.4  常用的EDA軟件工具
  1.5  EDA技術的發展趨勢
  習題
第2章  FPGA/CPLD器件
  2.1  PLD器件概述
    2.1.1  PLD器件的發展歷程
    2.1.2  PLD器件的分類
  2.2  PLD的基本原理與結構
    2.2.1  PLD器件的基本結構
    2.2.2  PLD電路的表示方法
  2.3  低密度PLD的原理與結構
  2.4  CPLD的原理與結構
    2.4.1  宏單元結構
    2.4.2  典型CPLD的結構
  2.5  FPGA的原理與結構
    2.5.1  查找表結構
    2.5.2  典型FPGA的結構
  2.6  FPGA/CPLD的編程元件
  2.7  邊界掃描測試技術
  2.8  FPGA/CPLD的編程與配置
    2.8.1  在系統可編程
    2.8.2  CPLD器件的編程
    2.8.3  FPGA器件的配置
  2.9  FPGA/CPLD器件概述
  2.10  FPGA/CPLD的發展趨勢
  習題
第3章  QuartusⅡ集成開發工具
  3.1  QuartusⅡ原理圖設計
    3.1.1  半加器原理圖設計輸入
    3.1.2  編譯與模擬
    3.1.3  1位全加器編譯與模擬
  3.2  QuartusⅡ的優化設置
    3.2.1  分析與綜合設置
    3.2.2  優化佈局布線
    3.2.3  設計可靠性檢查
  3.3  QuartusⅡ的時序分析
    3.3.1  時序設置與分析
    3.3.2  時序逼近

  3.4  基於宏功能模塊的設計
    3.4.1  Megafunctions庫
    3.4.2  Maxplus2庫
    3.4.3  Primitives庫
  習題
  實驗與設計
    3-1簡易數字鍾
    3-2序列產生器
    3-3m序列發生器
    3-48位帶符號乘法器
    3-5模24方向可控計數器
    3-6用鎖相環模塊實現倍頻和分頻
第4章  Verilog設計初步
  4.1  Verilog簡介
  4.2  Verilog模塊的結構
  4.3  Verilog基本組合電路設計
    4.3.1  用Verilog設計基本組合電路
    4.3.2  用Verilog設計加法器
  4.4  Verilog基本時序電路設計
    4.4.1  用Verilog設計觸發器
    4.4.2  用Verilog設計計數器
第5章  Verilog語法與要素
第6章  Verilog行為語句
第7章  Verilog設計的層次與風格
第8章  Verilog有限狀態機設計
第9章  Verilog設計進階
第10章  Verilog設計的優化
第11章  Verilog模擬與測試
第12章  Verilog語言的發展
第13章  通信與信號處理設計實例
附錄A  VerilogHDL(IEEEStd1364?1995)關鍵字
附錄B  VerilogHDL(IEEEStd1364?2001)關鍵字
附錄C  DE2系統介紹
附錄D  DE2?70系統介紹
附錄E  有關術語與縮略語
參考文獻