系統芯片物理設計

第1章 芯片設計方法概述 1
1.1 專用芯片與系統芯片 3
1.1.1 系統芯片設計進展 4
1.1.2 系統芯片的組成部分 5
1.1.3 集成電路設計與EDA方法 9
1.2 系統芯片設計流程 11
1.2.1 展平式物理設計 13
1.2.2 矽虛擬原型設計 16
1.2.3 層次化物理設計 17
1.3 芯片設計收斂 22
1.3.1 時序收斂 22
1.3.2 功耗分析 23
1.3.3 可制造性分析 25
1.4 EDA數據庫系統 26
1.4.1 數據庫的作用與結構 26
1.4.2 數據庫的應用程序接口 27
1.4.3 數據庫與參數化設計 28
1.5 總結 29
習題 30
參考文獻 30
第2章 系統芯片設計與驗證 33
2.1 設計驗證及綜合 33
2.1.1 設計類型及驗證方法 34
2.1.2 寄存器傳輸級設計 40
2.1.3 高級綜合設計 41
2.1.4 邏輯綜合與物理綜合 42
2.2 模塊與IP設計驗證及集成 45
2.2.1 模塊設計與IP設計 45
2.2.2 模塊驗證與IP驗證 46
2.3 系統互連與驗證 48
2.3.1 系統互連 48
2.3.2 系統驗證 49
2.3.3 系統集成 50
2.4 機器學習在芯片設計中的應用 50
2.4.1 類腦芯片 51
2.4.2 異構系統芯片 52
2.4.3 大算力芯片 53
2.4.4 機器學習與EDA方法 55
2.5 總結 56
習題 56
參考文獻 57
第3章 標準單元庫 60
3.1 集成電路工藝與版圖 61
3.1.1 CMOS集成電路制造工藝簡介 62
3.1.2 CMOS器件的寄生閂鎖效應 66
3.1.3 版圖設計基礎 68
3.2 設計規則檢查 71
3.2.1 版圖設計規則 72
3.2.2 DRC的圖形運算函數 73
3.2.3 DRC在物理設計中的應用 75
3.3 版圖對應電路檢查 76
3.3.1 電路提取與比較 76
3.3.2 電路連接檢查 76
3.3.3 電路元件檢查 77
3.3.4 LVS在物理設計中的應用 79
3.4 版圖寄生參數提取與設計仿真 81
3.4.1 版圖寄生參數提取 81
3.4.2 版圖設計仿真 81
3.5 創建標準單元庫 83
3.5.1 邏輯單元類別 83
3.5.2 邏輯單元電路 85
3.5.3 物理單元建庫與數據文件 90
3.5.4 時序單元建庫與數據文件 95
3.5.5 工藝過程中的工藝天線效應 104
3.6 總結 108
習題 109
參考文獻 109
第4章 布圖規劃和布局 112
4.1 布圖規劃 112
4.1.1 布圖規劃的內容和目標 114
4.1.2 輸入/輸出接口單元的放置與供電 115
4.1.3 布圖規劃與延遲預估 118
4.1.4 模塊布放與布線通道 123
4.2 電源規劃（布電規劃） 126
4.2.1 電源網絡設計 127
4.2.2 數字與模擬混合供電 135
4.2.3 時鐘網絡 137
4.2.4 多供電電壓 137
4.3 布局 139
4.3.1 展平式布局 140
4.3.2 層次化布局 140
4.3.3 布局目標預估 143
4.3.4 布局算法簡介 144
4.4 掃描鏈定義與重組 148
4.4.1 掃描鏈定義 149
4.4.2 掃描鏈重組 150
4.5 物理設計網表文件 154
4.5.1 設計交換格式（DEF）文件 154
4.5.2 其他物理設計文件 155
4.6 總結 155
習題 156
參考文獻 157
第5章 時鐘樹綜合 161
5.1 時鐘信號 162
5.1.1 系統時鐘與時鐘信號的生成 162
5.1.2 時鐘信號的定義 165
5.1.3 時鐘信號的延時 166
5.1.4 時鐘信號的抖動 168
5.1.5 時鐘信號的偏差 169
5.2 時鐘樹綜合與優化 171
5.2.1 時鐘樹綜合與標準設計約束文件 172
5.2.2 時鐘樹結構 174
5.2.3 時鐘樹同步優化 176
5.2.4 時鐘樹約束文件與綜合 177
5.3 時鐘樹設計 178
5.3.1 時鐘樹設計策略 178
5.3.2 時鐘樹案例 183
5.3.3 異步時鐘樹設計 187
5.3.4 鎖存器時鐘樹設計 189
5.3.5 門控時鐘設計 190
5.4 時鐘樹分析 193
5.4.1 時鐘樹與時序相關分析 194
5.4.2 時鐘樹與功耗相關分析 196
5.4.3 時鐘樹與噪聲相關分析 199
5.5 總結 206
習題 206
參考文獻 207
第6章 布線 209
6.1 全局布線 209
6.1.1 全局布線目標 210
6.1.2 全局布線規劃 210
6.2 詳細布線 211
6.2.1 詳細布線目標 211
6.2.2 詳細布線規則 212
6.2.3 布線修正 217
6.3 特殊布線 217
6.3.1 電源網絡布線 218
6.3.2 時鐘樹布線 218
6.3.3 總線布線 218
6.3.4 試驗布線 219
6.4 布線算法 219
6.4.1 通道布線和面積布線 220
6.4.2 展平化布線和層次化布線 221
6.4.3 模塊設計和模塊布線 222
6.5 總結 222
習題 223
參考文獻 223
第7章 靜態時序分析 226
7.1 延遲計算與布線參數提取 226
7.1.1 延遲計算的模型 229
7.1.2 電阻參數的提取 232
7.1.3 電容參數的提取 234
7.1.4 電感參數的提取 237
7.2 寄生參數與延遲格式文件 237
7.2.1 標準寄生參數格式文件 237
7.2.2 標準延遲格式文件 239
7.2.3 標準延遲格式文件的應用 240
7.3 設計約束與時序分析 241
7.3.1 時序約束文件 242
7.3.2 時序路徑與時序分析 243
7.3.3 時序分析特例 253
7.3.4 統計靜態時序分析 256
7.4 時序違例與優化 258
7.4.1 造成時序違例的因素 258
7.4.2 時序違例的解決方案 258
7.4.3 原地優化 259
7.5 總結 261
習題 261
參考文獻 262
第8章 信號完整性分析 264
8.1 信號串擾與功能故障 264
8.1.1 串擾的產生 264
8.1.2 噪聲容限 266
8.2 串擾信號分析 267
8.2.1 串擾分析 267
8.2.2 串擾與延遲 269
8.2.3 電壓降與串擾 270
8.2.4 串擾與低功耗 271
8.2.5 串擾的層次化分析 272
8.3 信號串擾預防與修復 272
8.3.1 串擾預防 272
8.3.2 串擾修復 273
8.3.3 虛擬串擾和自舉分析 274
8.4 噪聲數據庫 275
8.4.1 噪聲模型 275
8.4.2 噪聲數據庫 277
8.4.3 互連線噪聲模型 278
8.5 總結 279
習題 280
參考文獻 280
第9章 功耗分析 282
9.1 靜態功耗分析 283
9.1.1 反偏二極管泄漏電流 283
9.1.2 亞閾值泄漏電流 284
9.1.3 柵極感應漏極泄漏電流 284
9.1.4 柵極泄漏電流 285
9.1.5 靜態功耗分析 286
9.2 動態功耗分析 286
9.2.1 開關功耗 286
9.2.2 短路功耗 288
9.2.3 動態功耗分析與總功耗 289
9.3 電壓降分析與電遷移分析 291
9.3.1 電壓降與供電網絡 291
9.3.2 電壓降與封裝 292
9.3.3 電壓降與時序違例 294
9.3.4 電遷移與電流密度 295
9.4 功耗分析數據與文件 297
9.4.1 功耗分析與功耗數據 297
9.4.2 電源網格視圖庫 299
9.4.3 通用功耗格式文件和統一功耗格式文件 300
9.5 總結 302
習題 303
參考文獻 303
第10章 低功耗芯片設計 305
10.1 低功耗芯片設計方案綜述 306
10.1.1 低功耗設計方案的選擇 306
10.1.2 低功耗設計代碼編寫 308
10.1.3 低功耗設計邏輯綜合 309
10.1.4 低功耗設計測試 311
10.1.5 低功耗設計功能驗證 312
10.2 低功耗設計的基本方法與物理實現 314
10.2.1 面積優化 314
10.2.2 多閾值電壓技術 314
10.2.3 門控時鐘 315
10.3 低功耗設計的先進方法與物理實現 316
10.3.1 多電源多電壓技術 316
10.3.2 電源關斷與狀態保留電源門控技術 319
10.3.3 動態電壓與頻率調節技術 323
10.3.4 襯底偏置技術 325
10.4 總結 327
習題 327
參考文獻 328
第11章 芯片設計的最終驗證與簽核 330
11.1 時序驗證 330
11.1.1 反標 330
11.1.2 時序分析與信號完整性 331
11.1.3 時序分析與功耗分析 332
11.1.4 用MMMC進行時序驗證的方法 332
11.1.5 用MMMC進行時序驗證的實例 337
11.2 物理驗證與芯片組裝 340
11.2.1 設計規則檢查 340
11.2.2 光刻檢查與可制造性設計 341
11.2.3 電路檢查 341
11.2.4 芯片集成 342
11.3 邏輯功能驗證與ECO 343
11.3.1 形式驗證 343
11.3.2 邏輯等價性檢查 344
11.3.3 驗證與ECO 345
11.4 數據交換及檢查 346
11.4.1 數據交換 346
11.4.2 檢查內容及方法 347
11.5 總結 347
習題 348
參考文獻 349
第12章 芯片封裝與板級測試分析 351
12.1 芯片封裝技術 351
12.1.1 2D封裝 352
12.1.2 2.5D封裝與3D封裝 353
12.1.3 HBM封裝 356
12.1.4 閃存NAND封裝 357
12.1.5 合封光模組與芯粒封裝 359
12.2 板級設計 362
12.2.1 原理圖設計與約束 363
12.2.2 板級設計的布局布線 364
12.2.3 層疊設計與地線處理 365
12.2.4 高速電路設計與高速板級設計 366
12.3 芯片測試 368
12.3.1 數字芯片測試 368
12.3.2 存儲芯片測試 369
12.3.3 其他芯片測試 369
12.4 系統驗證與分析 370
12.4.1 熱分析 371
12.4.2 機械應力分析 372
12.4.3 光電設計自動化 372
12.4.4 計算流體動力學分析 373
12.4.5 光電系統測試與分析 374
12.4.6 EDA工具方法 375
12.5 總結 377
習題 377
參考文獻 378
附錄A 集成電路物理設計常用文件簡介 381
A.1 VHDL簡介 382
A.2 Verilog與SystemVerilog簡介 383
A.3 VCD文件簡介 384
A.4 SDC文件簡介 386
A.5 GDSII文件簡介 389
A.6 LEF文件簡介 391
A.7 DEF文件簡介 398
A.8 Liberty文件簡介 402
A.9 SPF文件簡介 410
A.9.1 DSPF文件簡介 410
A.9.2 RSPF文件簡介 413
A.9.3 SPEF文件簡介 415
A.10 SDF文件簡介 419
A.11 CPF文件簡介 423
A.12 TCF文件簡介 425
A.13 TWF文件簡介 427
參考文獻 429
附錄B 集成電路行業常用國際單位（SI） 430
附錄C 用於構成十進制倍數和分數單位的詞頭 431
索引 432