Cadence Sigrity理論分析與仿真實踐

黃剛，一博科技股份有限公司SI研究部經理。負責SI理論研究、技術開發及對內對外培訓交流，擅長高速通信系統設計仿真優化、測試夾具設計及仿真與測試校準交互。擁有數十項SI行業相關發明專利，多篇論文發表於核心期刊，系高速先生公眾號主要撰稿人。周偉，一博科技股份有限公司SI研究部經理。擁有20年以上信號完整性仿真工作經驗，在DDRx等內存及高速信號領域從前端設計到後端調試方面經驗豐富。目前帶領團隊主攻DDR5及112 Gbps以上信號完整性設計與仿真。吳均，一博科技股份有限公司研發總監。擁有20餘年高速PCB設計與仿真經驗，任IPC中國設計師理事會副主席，曾在北京、上海、深圳、美國等地主講多場技術研討會。著有《Cadence印刷電路板設計――Allegro PCB Editor設計指南》一書。

第1章 不同設計階段的SI、PI問題及Cadence Sigrity仿真套件介紹
1.1 從“路”的思維到“場”的思維
1.2 硬件領域不同工程師的視角
1.3 不同的設計階段，不一樣的SI、PI問題
1.3.1 如何劃分設計階段
1.3.2 初步高速階段的SI、PI問題
1.3.3 串行開始階段的SI、PI問題
1.3.4 高速並行總線階段的SI、PI問題
1.3.5 高速串行總線階段的SI、PI問題
1.3.6 下一代高速串行總線的SI、PI問題
1.4 Sigrity仿真套件介紹
1.4.1 Advanced SI功能模塊
1.4.2 Advanced PI功能模塊
1.4.3 EMI/EMC相關功能仿真模塊
1.4.4 更強大的3D全波提取方案
1.5 面對下一代需求的SI、PI仿真工具平臺
1.5.1 AI時代的仿真工具——Optimality
1.5.2 針對PCB、IC封裝和SoIC設計的系統級熱完整性分析
第2章 傳輸線特性仿真分析
2.1 傳輸線各階模型
2.1.1 信號到底是怎麼傳輸的
2.1.2 傳輸線零階模型的理論與仿真
2.1.3 無損傳輸線一階模型的理論與仿真
2.1.4 有損傳輸線二階模型的理論與仿真
2.2 傳輸線的阻抗表征方式
2.2.1 電阻與阻抗的概念
2.2.2 PCB傳輸線阻抗的影響因素
2.2.3 傳輸線時域阻抗和頻域參數的關系
2.3 傳輸線的長度與時間
2.3.1 影響PCB傳輸線延時的因素
2.3.2 PCB傳輸線延時仿真
2.4 傳輸線的損耗仿真
2.4.1 S參數：從頻域上評估損耗
2.4.2 傳輸線的導體損耗和介質損耗
2.4.3 微帶線與帶狀線的損耗仿真
2.4.4 影響傳輸線損耗的設計因素
第3章 傳輸線反射與端接的理論與仿真
3.1 反射理論介紹
3.1.1 反射系數與反彈圖
3.1.2 反射與上升時間及長度的關系
3.1.3 容性反射與感性反射仿真
3.2 端接方式的理論與仿真
3.2.1 源端串聯端接電阻的理論與仿真
3.2.2 末端並聯端接電阻的理論與仿真
3.2.3 RC端接的理論與仿真
3.2.4 二極管端接的理論與仿真
3.3 拓撲類型的理論與仿真
3.3.1 星形拓撲的理論與仿真
3.3.2 樹形拓撲的理論與仿真
3.3.3 菊花鏈拓撲的理論與仿真
第4章 傳輸線串擾的理論與仿真
4.1 串擾的原理介紹
4.1.1 從電磁場的角度理解串擾
4.1.2 從容性和感性的角度理解串擾
4.2 從時域仿真上看串擾
4.2.1 時域上的近端串擾和遠端串擾
4.2.2 耦合長度與串擾的關系
4.3 從頻域仿真上看串擾
4.3.1 頻域上的近端和遠端串擾仿真
4.3.2 PCB設計上改善串擾的方法
4.3.3 高速協議上串擾的表征方式
4.4 串擾與信號模態轉換的關系
4.4.1 傳輸線的模態分類
4.4.2 串擾與信號模態的仿真
4.4.3 設計工程仿真案例
第5章 芯片封裝基板的設計與仿真
5.1 封裝基板整體介紹
5.1.1 主流芯片封裝方式介紹
5.1.2 封裝基板設計案例展示
5.2 封裝基板電源的仿真流程
5.2.1 DC直流壓降仿真流程介紹
5.2.2 PDN交流阻抗仿真流程介紹
5.3 封裝基板DDR模塊的仿真流程
5.3.1 XtractIM的RLC參數提取的仿真流程
5.3.2 PowerSI的2.5D提取仿真流程
5.3.3 Clarity 3D Layout的提取仿真流程
5.4 封裝基板高速串行信號模塊的仿真流程
第6章 高速串行總線仿真分析
6.1 Clarity 3D仿真及案例
6.1.1 Clarity 3D介紹
6.1.2 Clarity 3D的操作步驟
6.1.3 Topology Explorer II系統級仿真
6.2 常見高速串行信號的設計與仿真問題
第7章 電源完整性仿真分析
7.1 板級直流壓降仿真及流程
7.2 系統級直流壓降仿真及流程
7.3 板級PowerSI仿真及流程
7.4 Topology Workbench系統級PDN阻抗仿真
第8章 DDRx總線仿真分析
8.1 存儲簡介
8.1.1 DDR5基本介紹
8.1.2 LPDDR5/5X基本介紹
8.1.3 GDDR6基本介紹
8.1.4 高帶寬內存基本介紹
8.2 DDR5系統仿真案例
8.2.1 仿真前的準備
8.2.2 SystemSI系統仿真
第9章 EMC/EMI的原理與仿真分析
9.1 EMC/EMI的原理介紹
9.1.1 信號與回流路徑問題研究
9.1.2 EMI輻射原理
9.2 近場和遠場的EMC仿真案例
9.2.1 近場仿真流程介紹
9.2.2 遠場仿真流程介紹
9.3 信號質量與EMC
9.3.1 信號的時域與頻域分析
9.3.2 信號質量與EMC仿真分析
第10章 無源仿真測試校準及案例
10.1 矢量網絡分析儀介紹
10.1.1 矢量網絡分析儀原理介紹
10.1.2 矢量網絡分析儀操作流程
10.2 去嵌方式介紹
10.2.1 TRL校準
10.2.2 ISD/AFR去嵌
10.2.3 不同方式的去嵌測試實例
10.3 高速鏈路結構的仿真與測試擬合
10.3.1 同軸連接器的仿真與測試擬合
10.3.2 板材參數的仿真與測試擬合
10.3.3 各種高速鏈路結構的仿真與測試擬