FPGAs 和 CPLDs 設計實務 (Designing with FPGAs and CPLDs)

Bob Zeidman 著、何政鴻 譯

  • 出版商: 全華圖書
  • 出版日期: 2003-06-18
  • 定價: $300
  • 售價: 9.0$270
  • 語言: 繁體中文
  • ISBN: 9572139940
  • ISBN-13: 9789572139943
  • 相關分類: FPGA

已絕版

買這商品的人也買了...

相關主題

商品描述


■ 內容簡介
本書共分為八章,依據作者多年從事FPGA與CPLD設計的經驗編寫而成
,從內部基本結構、設計方法與工具到驗證都有極精闢的敘述,可供
初學者及數位電路設計工程師研讀。另外,包含有關CPLD和FPGA專案
的設計流程,供專案管理者能夠分配資源並決定時程表,適合相關技
術人員及工程師研讀。


■ 目錄
1
章 前言:從可程式化邏輯發展到ASICs1-1
1.1 可程式化唯讀記憶體(Programmable Read Only
Memories,PROMs)1-2
1.2 可程式化邏輯陣列(Programmable Logic Arrays,
PLAs)1-7
1.3 可程式化陣列邏輯(Programmable Array Logic,
PALs)1-8
1.4 遮罩式邏輯閘陣列特殊規格IC(The Masked Gate
Array ASICs)1-16
1.5 CPLDs和FPGAs1-18
1.6 摘 要1-19
2
章 複雜型可程式化邏輯裝置(CPLDs)2-1
2.1 CPLD架構2-2
2.2 功能區塊(Function Block)2-2
2.3 I/O區塊2-4
2.4 時脈驅動器(Clock Driver)2-6
2.5 互連(Interconnect)2-7
2.6 CPLD技術和可程式控制元件2-12
2.7 嵌入式裝置(Embedded Device)2-13
2.8 摘要:CPLD的選擇要領2-14
3
章 現場可程式化閘陣列(FPGAs)3-1
3.1 FPGA的架構3-2
3.2 可規劃邏輯區塊3-3
3.3 可規劃的I/O區塊3-6
3.4 嵌入式裝置3-10
3.5 可程式化的互連網3-11
3.6 時脈電路3-13
3.7 SRAM與反熔絲(Antifuse)程式化3-14
3.8 ASICs的模擬(Emulating)以及製作原型(Prototyping)3-18
3.9 摘 要3-22
4
章 可程式化裝置通用的設計方法(UDM-PD)4-1
4.1 何謂UDM和UDM-PD?4-2
4.2 撰寫規格4-4
4.3 規格的檢討4-10
4.4 選擇裝置及工具4-10
4.5 設 計4-11
4.6 驗證(Verification)4-12
4.7 最後的檢查4-16
4.8 系統整合及測試4-17
4.9 產品出貨4-17
4.10 摘 要4-18
5
章 設計技術、規則和指引5-1
5.1 硬體描述語言5-2
5.2 由上到下的設計方式5-17
5.3 同步設計5-22
5.4 浮動節點5-42
5.5 匯流排競爭5-43
5.6 單一位元狀態(one-hot)的編碼方式5-45
5.7 設計檢測(DFT)5-47
5.8 測試複聯式邏輯5-49
5.9 初始化狀態機5-52
5.10 可觀察的節點5-52
5.11 掃瞄技術5-53
5.12 內建自我測試(BIST)5-56
5.13 特徵分析5-58
5.14 摘 要5-59
6
章 驗 證6-1
6.1 什麼是驗證?6-2
6.2 模 擬6-2
6.3 靜態時序分析6-8
6.4 宣示語言6-8
6.5 正規驗證6-9
6.6 摘 要6-10
7
章 電子設計自動化工具7-1
7.1 模擬軟體7-2
7.2 測試平台產生器7-11
7.3 原位性(In Situ)工具7-12
7.4 合成軟體工具7-13
7.5 自動測試樣式產生器(ATPG,Automatic Test Pattern
Generation)7-16
7.6 掃瞄插入軟體7-16
7.7 內建自我測試(BIST)訊號產生器7-16
7.8 靜態時序分析軟體7-18
7.9 正規驗證軟體7-20
7.10  配置和繞線軟體7-20
7.11  程式化工具7-22
7.12  摘 要7-25
8
章 今日與未來8-1
8.1 核 心8-1
8.2 特殊I/O動裝置8-7
8.3 新一代架構8-7
8.4 具備嵌入式FPGA電路元的ASICs8-8
8.5 摘 要8-11
附錄A 解 答A-1
附錄B 第五章線路圖的 Verilog CodeB-1
詞 彙詞-1