Digital Design with RTL Design, VHDL, and Verilog, 2/e (Hardcover)
暫譯: 數位設計：RTL 設計、VHDL 與 Verilog，第 2 版 (精裝本)

Frank Vahid

Digital Design with RTL Design, VHDL, and Verilog, 2/e (Hardcover)
  • 出版商: Wiley
  • 出版日期: 2010-03-08
  • 售價: $7,960
  • 貴賓價: 9.5 折 $7,562
  • 語言: 英文
  • 頁數: 594
  • 裝訂: Hardcover
  • ISBN: 0470531088
  • ISBN-13: 9780470531082
  • 相關分類: Verilog

    • 海外代購書籍(需單獨結帳)

買這商品的人也買了...

相關主題

商品描述

<內容簡介>

Extensive use of examples. Basic ones teach new concepts, and applications like pacemakers and cell phones demonstrate relevance. 
· HDL Neutral Synthesizable VHDL, Verilog, and SystemC coverage all appear in the last chapter, with subsections corresponding to earlier chapters, allowing early or late HDL introduction, without cluttering main concepts. 
· Appropriate emphasis on RTL. Topic coverage naturally leads to register-transfer-level (RTL) design, which is covered substantially. Comparisons between custom digital circuit and microprocessor implementations provide a modern perspective. 
· Modern coverage of optimization and tradeoffs. Tradeoffs are introduced alongside optimization, at all levels of abstraction (not just gate level), and cleanly distinguished from basic design. 
· Bottom-up description of field-programmable gate arrays (FPGAs). FPGA coverage shows precisely how circuits can be mapped to lookup tables and switch matrices using bitstreams. 

New to this edition
•New robust book companion site for students and instructors. 
•HDL supplements now available as print-on-demand or digital ebook.
<章節目錄>

CHAPTER 1 Introduction.
CHAPTER 2 Combinational Logic Design.
CHAPTER 3 Sequential Logic Design: Controllers.
CHAPTER 4 Datapath Components.
CHAPTER 5 Register-Transfer Level (RTL) Design.
CHAPTER 6 Optimizations and Tradeoffs.
CHAPTER 7 Physical Implementation on ICs.
CHAPTER 8 Programmable Processors.
CHAPTER 9 Hardware Description Languages.
APPENDIX A Boolean Algebras.
APPENDIX B Additional Topics in Binary Number Systems.
APPENDIX C Extended RTL Design Example.

 

商品描述(中文翻譯)

內容簡介
廣泛使用範例。基本範例教導新概念，像是心臟起搏器和手機的應用展示其相關性。
・HDL 中立可合成的 VHDL、Verilog 和 SystemC 覆蓋在最後一章中出現，並有與早期章節相對應的子章節，允許早期或晚期引入 HDL，而不會混淆主要概念。
・適當強調 RTL。主題涵蓋自然引導至寄存器傳輸級 (RTL) 設計，並有相當的覆蓋。自訂數位電路與微處理器實現之間的比較提供了現代的視角。
・現代的優化與權衡覆蓋。在所有抽象層級（不僅僅是閘級）中，權衡與優化一起引入，並與基本設計清晰區分。
・自下而上的可編程邏輯閘陣列 (FPGA) 描述。FPGA 覆蓋精確展示了如何使用位元流將電路映射到查找表和開關矩陣。

新版本中的新增內容
・為學生和教師提供新的強大書籍伴隨網站。
・HDL 補充資料現在可作為按需印刷或數位電子書提供。

章節目錄
CHAPTER 1 介紹。
CHAPTER 2 組合邏輯設計。
CHAPTER 3 序列邏輯設計：控制器。
CHAPTER 4 數據通路元件。
CHAPTER 5 寄存器傳輸級 (RTL) 設計。
CHAPTER 6 優化與權衡。
CHAPTER 7 IC 上的物理實現。
CHAPTER 8 可編程處理器。
CHAPTER 9 硬體描述語言。
APPENDIX A 布林代數。
APPENDIX B 二進位數系的附加主題。
APPENDIX C 擴展 RTL 設計範例。

類似商品