計算機系統原理 (微課視頻版)
崔麗群
- 出版商: 電子工業
- 出版日期: 2026-01-01
- 定價: $359
- 售價: $358
- 語言: 簡體中文
- 頁數: 276
- ISBN: 7121512297
- ISBN-13: 9787121512292
-
相關分類:
Computer-architecture
下單後立即進貨 (約4週~6週)
相關主題
商品描述
本書以C語言程序的開發和運行過程為主線，采用循序漸進、深入淺出的方法，介紹與計算機系統相關的核心概念，將程序執行每個環節所涉及的硬件和軟件關聯起來，幫助讀者建立一個完整的計算機系統層次結構框架。本書采用IA-32體系結構的計算機系統，通過反匯編工具，將高級語言、匯編語言、機器代碼及其執行進行關聯，實現對程序的跟蹤和調試。 本書共分7章，主要內容包括計算機系統概述、數據的機器級表示與處理、層次結構存儲系統、指令系統和程序的機器級表示、CPU結構和程序執行、異常和中斷及輸入/輸出系統。 本書概念清楚、通俗易懂、實例豐富，與當代計算機技術相結合，可作為高等院校的"計算機硬件技術”"計算機系統”等課程的教材和參考書，也可以作為計算機及相關專業的計算機系統方面的基礎教材或計算機技術人員的參考書。
目錄大綱
第1章 計算機系統概述
1.1 計算機的發展歷程
1.2 計算機系統的基本組成
1.2.1 馮?諾依曼機的基本結構
1.2.2 現代計算機的基本組成
1.2.3 計算機的工作過程
1.3 計算機系統的層次結構
1.4 計算機系統的性能評價指標
1.5 本章小結
習題
第2章 數據的機器級表示與處理
2.1 數制和編碼
2.1.1 進位計數制
2.1.2 計算機中的編碼
2.1.3 無符號數和有符號數
2.1.4 數的定點與浮點表示
2.2 定點數的表示
2.2.1 定點數的編碼表示
2.2.2 C語言中的整數
2.3 浮點數的表示
2.3.1 浮點數的基本概念
2.3.2 IEEE 754標準
2.3.3 C語言中的數據類型轉換
2.4 數據的存儲
2.5 定點數的基本運算
2.5.1 定點數加/減法運算
2.5.2定點數乘/除法運算
2.6 浮點數的基本運算
2.6.1 浮點數加/減法運算
2.6.2 浮點數乘/除法運算
2.7 本章小結
習題
第3章 存儲系統
3.1 存儲器技術
3.1.1存儲器概述
3.1.2存儲器的層次結構
3.1.3存儲器技術
3.2 主存儲器
3.2.1 主存儲器的結構和基本操作
3.2.2 主存儲器的組成與控制
3.2.3 主存儲器的讀/寫操作
3.3 高速緩沖存儲器
3.3.1程序訪問的局部性
3.3.2 Cache 的基本工作原理
3.3.3 Cache 地址映射
3.3.4 Cache 替換算法
3.3.5 Cache設計考慮因素
3.4 虛擬存儲管理
3.4.1虛擬存儲器
3.4.2存儲管理
3.5 IA-32系統地址轉換
3.5.1邏輯地址到線性地址的轉換
3.5.2 線性地址到物理地址的轉換
3.6本章小結
習題
第4章 指令系統和程序的機器級表示
4.1 機器指令與匯編指令
4.2. 寄存器組織
4.2.1 通用寄存器
4.2.2 專用寄存器
4.2.3 段寄存器
4.2.4 浮點寄存器棧和多媒體擴展寄存器組
4.3 存儲器組織
4.3.1存儲模型
4.3.2 工作方式
4.3.3 邏輯地址
4.4 數據類型及格式
4.5 IA-32數據尋址方式
4.5.1 立即數尋址
4.5.2 寄存器尋址
4.5.3 存儲器尋址
4.6 IA-32指令系統
4.6.1 指令格式
4.6.2 數據傳送指令
4.6.3 算術運算指令
4.6.4 位操作指令
4.6.5 控制轉移指令
4.7 程序的機器級表示
4.7.1 過程調用的機器級表示
4.7.2 選擇結構的機器級表示
4.7.3 循環結構的機器級表示
4.8 本章小結
習題
第5章 CPU 結構和程序執行
5.1 程序執行概述
5.1.1 指令和程序的執行過程
5.1.2 指令周期
5.2 CPU 結構和工作原理
5.2.1 CPU 的功能
5.2.2 CPU 的主要寄存器
5.2.3 CPU 的結構和工作原理
5.3 數據通路
5.3.1 數據通路的基本結構
5.3.2單總線數據通路
5.3.3多總線數據通路
5.4 指令流水線
5.4.1 指令流水線的基本原理
5.4.2 CISC和RISC指令集
5.4.3流水線冒險和解決辦法
5.4.4 流水線實現技術
5.5本章小結
習題
第六章 異常和中斷
6.1 異常和中斷概述
6.1.1 中斷源
6.1.2 中斷系統的組成及其功能
6.1.3 中斷條件
6.1.4 異常和中斷的類型
6.2 異常和中斷的響應
6.2.1 中斷響應過程
6.2.2 中斷請求的傳送
6.2.3 中斷源的識別與中斷優先級
6.2.4 IA-32的中斷向量表
6.2.5 IA-32的中斷描述符表
6.3 異常和中斷的作用
6.4 Intel 8259A中斷控制器
6.4.1 8259A的功能
6.4.2 8259A的內部結構
6.4.3 中斷源識別與中斷優先級
6.4.4 8259A的工作方式
6.4.5 8259A的工作過程
6.5 中斷的程序設計及響應過程舉例
6.5.1 中斷程序設計
6.5.2 中斷響應過程舉例
6.6 本章小結
習題
第7章 輸入輸出系統
7.1 輸入輸出系統概述
7.1.1 輸入輸出系統的發展
7.1.2 輸入輸出設備分類
7.2 輸入輸出軟件系統
7.2.1 系統任務與工作過程
7.2.2 內核空間輸入輸出軟件
7.2.3 用戶空間輸入輸出軟件
7.3 輸入輸出硬件系統
7.3.1 輸入輸出接口結構
7.3.2 輸入輸出設備的總線連接
7.3.4 輸入輸出接口功能
7.3.5 輸入輸出接口的尋址方式
7.4 CPU與接口交換數據的控制方式
7.4.1 程序查詢方式
7.4.2 中斷控制方式
7.4.3 DMA方式
7.5本章小結
習題
附錄A 數字邏輯電路基礎
A.1 邏輯代數基礎
A.2 門電路
A.3 組合邏輯部件
A.4 時序邏輯部件
A.5 基本存儲單元
附錄B OllyDbg反匯編工具
