買這商品的人也買了...
-
Verilog by Example: A Concise Introduction for FPGA Design (Paperback)$1,040$988 -
$387Xilinx FPGA 權威設計指南：基於 Vivado 2018 集成開發環境 -
基於 FPGA 的數字圖像處理原理及應用$396$376 -
數字濾波器的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e$528$502 -
$505數字通信同步技術的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e -
$653數字調制解調技術的 MATLAB 與 FPGA 實現 — Altera / Verilog 版, 2/e -
EDA 技術與 Verilog HDL$414$393 -
FPGA 的 AI之路：Intel FPGA 開發技術昇華實戰$880$695 -
$301詳解 FPGA：人工智能時代的驅動引擎 -
Intel FPGA 數字信號處理系統設計權威指南：從 HDL、Simulink 到 HLS 的實現 (基礎篇)$1,074$1,020 -
數字電路的FPGA設計與實現——基於Xilinx和VHDL$299$284 -
深度神經網絡 FPGA 設計與實現$210$200 -
基於 Verilog HDL 的 FPGA 項目開發教程$258$245 -
$352FPGA 時序約束與分析 -
$332醫用 FPGA 開發 — 基於 Xilinx 和 VHDL -
Verilog 硬體描述語言數位電路 -- 設計實務, 11/e$690$656 -
$352FPGA 系統設計 — 基於 Verilog HDL 的描述 (微課視頻版) -
FPGA 可程式化邏輯設計實習：使用 Verilog HDL 與 Xilinx Vivado (第三版)(附範例光碟)$400$360 -
基於 MATLAB 與 FPGA 的圖像處理教程$588$559 -
Altium Designer 22 從零開始做工程之高速 PCB 設計$714$678 -
$638基於 FPGA 的深度學習加速器的設計與實現 -
$305Bootstrap Web 前端開發技術 (微課版) -
零基礎學 FPGA 設計 — 理解硬件編程思想$449$422 -
AMD FPGA 設計優化寶典：面向 Vivado/VHDL$750$713 -
Smaller C｜用於小型機器之精實程式碼 (Smaller C: Lean Code for Small Machines)$680$537
商品描述
本書從FPGA開發入門與芯片實際開發應用角度出發，全面介紹了FPGA設計所需的理論基礎和工具應用。
書中針對Verilog HDL設計的基礎語法進行了系統的介紹，對Verilog HDL中一些常接觸並容易出錯的概念進行了詳細說明。
同時，書中還介紹了在數字電路設計中常用的EDA工具、狀態機、仿真與測試方法。
全書內容介紹深入淺出，結合作者多年來使用Verilog HDL的心得體會和積累，列舉了豐富的設計實例，
展現了許多仿真設計流程，全面總結和深入闡述了在Verilog HDL中一些設計技巧、設計理念，
適合廣大電路設計開發人員、電子愛好者和初學者全面學習。
本書適合廣大電路設計開發人員閱讀，也可以作為高等院校電子信息、
電氣自動化等相關專業的教學用書。
作者簡介
謝永昌
固安信通鐵路信號器材有限責任公司，工程師，長期從事電子器材設計與製作，兼任電工電子領域成人培訓，
工作期間多次被公司評為先進工作者和好教師，參與撰寫了《從零開始學電子電路設計》等電子技術類圖書，深受讀者歡迎。
目錄大綱
目錄：
第一篇基礎知識
第1章FPGA應用概述002
1.1 EDA概述002
1.1.1 FPGA與CPLD 002
1.1.2 Verilog HDL和VHDL 003
1.2 FPGA的基本結構004
1.3 FPGA的常用開發工具006
1.3.1 常用工具匯總一覽表006
1.3.2 HDL前端輸入與系統管理軟件008
1.3.3 HDL邏輯綜合軟件008
1.3.4 仿真軟件009
第2章FPGA設計流程010
2.1 需求分析011
2.2 電路設計與輸入011
2.3 功能實現與仿真011
2.4 綜合優化012
2.5 時序仿真與驗證012
2.6 板級調試013
第二篇設計方法
第3章Verilog HDL語言要素016
3.1 註釋與格式016
3.1.1 註釋016
3.1.2 格式018
3.2 標識符019
3.3 數據對象020
3.3.1 常量020
3.3.2 關鍵字022
3.4 數據類型023
3.4.1 變量024
3.4.2 線網類型025
3.5 表達式027
3.5.1 操作數027
3.5.2 操作符030
3.5.3 表達式種類038
第4章Verilog HDL基本語句039
4.1 賦值語句039
4.1.1 連續賦值語句039
4.1.2 過程賦值語句041
4.2 單元塊語句045
4.2.1 順序塊begin-end 046
4.2.2 fork-join語句047
4.3 流程控制語句049
4.3.1 條件語句049
4.3.2 循環語句058
第5章Verilog HDL的描述方式063
5.1 門級結構描述063
5.1.1 門級結構的組成064
5.1.2 門級結構的邏輯真值表065
5.1.3 門級結構描述實例067
5.2 數據流描述069
5.2.1 數據流描述特點069
5.2.2 數據流描述實例069
5.3 行為級描述071
5.3.1 行為級描述特點071
5.3.2 行為級描述實例071
第6章Verilog HDL的函數和任務073
6.1 函數073
6.1.1 函數定義073
6.1.2 函數調用074
6.2 任務075
6.2.1 任務定義075
6.2.2 任務調用076
6.3 函數和任務的差異078
第7章狀態機079
7.1 狀態機的分類與特點079
7.1.1 狀態機的分類079
7.1.2 狀態機的特點084
7.2 狀態機的設計方法084
7.2.1 狀態機的設計流程084
7.2.2 狀態機設計要點085
7.2.3 狀態機的描述方法087
第三篇仿真與測試
第8章仿真098
8.1 仿真概述098
8.2 仿真中的延時描述099
8.2.1 延時的表示方法099
8.2.2 路徑延遲聲明specify 099
8.3 Testbench設計與使用要點100
8.3.1 Testbench書寫方法101
8.3.2 時鐘、復位的寫法103
第9章測試用例設計108
9.1 組合邏輯電路仿真設計108
9.1.1 8-3線編碼器示例108
9.1.2 4位加法器示例109
9.2 時序電路仿真設計112
9.2.1 D觸發器示例112
9.2.2 4位計數器示例114
第四篇設計實例
第10章Verilog設計實例120
10.1 Verilog基礎設計實例120
10.1.1 簡單組合邏輯電路設計120
10.1.2 簡易有限狀態機設計126
10.1.3 跑馬燈設計129
10.1.4 數碼管顯示設計135
10.2 Verilog進階設計實例139
10.2.1 IIC通信139
10.2.2 SPI通信162
10.2.3 串口通信設計173
10.2.4 紅外遙控設計192
