FPGA 時序約束理論與工程實戰

米聯客商標品牌於2017年註冊，專業從事FPGA/SOC硬件模塊開發和軟硬件創新解決方案的突破，用心服務於中國工程師，為中國工程師提供技術基座生態支持。經歷十多載發展，在業內獲得了良好的品牌口碑。產品線覆蓋國產安路、AMD(XILINX)龍芯、瑞芯微等FPGA|SOC硬件平臺，米聯客的核心板模塊被廣泛應用於工業控制、機器視覺、醫療設備、電力設備、儀器儀表、數據通信、人工智能及汽車電子等多個領域。湯金元，米聯客創始人，半導體專家，專註於FPGA硬件模塊開發及技術推廣，帶領公司已推出40余種硬件生態板卡產品，覆蓋教學、工業、科研等場景。通過成為上海安路（ FPGA領軍企業）的官方生態合作夥伴及硬件開發板 供應商，湯金元團隊合作推廣國產高性能FPSoC芯片“飛龍系列DR1M90”，推動了國產芯片的產業化應用。韓歆韻 ---------------------------- 韓歆韻，米聯客 FPGA課程講師，專註於FPGA教學內容的研發，負責文檔教程編寫與視頻課程錄制，已構建包含基礎篇、時序篇、UDP篇在內的核心課程體系，內容覆蓋從入門到進階的關鍵技術路徑。楊鈞傑 ---------------------------- 楊鈞傑，米聯客 FPGA邏輯工程師，熟練使用安路、Xilinx等開發平臺，負責通信類產品與解決方案的整體架構設計與實現， 開發了40G/100G UDP協議棧、10G TCP協議棧及光纖相機方案等關鍵項目，具備豐富的高速接口設計與系統集成經驗。

第1章 時序約束概述
1.1 什麼是時序約束
1.2 時序約束的影響
1.3 如何學習時序約束
1.3.1 時序約束的基本概念
1.3.2 時序約束方法
1.3.3 FPGA代碼設計中的時序收斂方法
1.4 總結
第2章 時序約束基礎
2.1 時鐘
2.1.1 時鐘的不確定性
2.1.2 時鐘偏差
2.1.3 時鐘抖動
2.2 觸發器
2.2.1 觸發器定義
2.2.2 觸發器特性
2.3 靜態時序分析概念
2.4 時序路徑模型
2.5 數據到達路徑和數據需求路徑
2.6 發射沿和鎖存沿
2.7 建立時間和保持時間的關系
2.8 建立時間裕量和保持時間裕量
2.9 總結
第3章 時鐘約束
3.1 主時鐘約束
3.2 生成時鐘約束
3.3 虛擬時鐘約束
3.3.1 虛擬時鐘和物理時鐘的比較
3.3.2 虛擬時鐘的應用場景
3.4 時鐘特性約束
3.4.1 用戶時鐘不確定性
3.4.2 時鐘延時
3.5 總結
第4章 時序的基本路徑分析
4.1 時序的基本路徑概述
4.2 寄存器到寄存器的時序路徑分析
4.3 輸入延遲時序路徑分析
4.3.1 系統同步分析
4.3.2 源同步分析
4.4 輸出延遲時序路徑分析
4.4.1 系統同步分析
4.4.2 源同步分析
4.5 引腳到引腳的時序路徑分析
4.6 總結
第5章 輸入延遲約束
5.1 系統同步輸入約束
5.1.1 系統同步接口單沿采樣
5.1.2 系統同步接口雙沿采樣
5.2 源同步輸入約束
5.2.1 源同步接口單沿采樣中心對齊
5.2.2 源同步接口雙沿采樣中心對齊
5.2.3 源同步接口單沿采樣邊對齊
5.2.4 源同步接口雙沿采樣邊對齊
5.3 總結
第6章 輸出延遲約束
6.1 系統同步輸出約束
6.1.1 系統同步接口單沿采樣
6.1.2 系統同步接口雙沿采樣
6.2 源同步輸出約束
6.2.1 源同步接口單沿采樣
6.2.2 源同步接口雙沿采樣
6.3 總結
第7章 時序例外約束
7.1 偽路徑約束
7.2 多周期約束
7.2.1 End Multicycle Setup
7.2.2 Start Multicycle Setup
7.2.3 Start Multicycle Hold
7.2.4 End Multicycle Hold
7.2.5 同頻同相的多周期約束
7.2.6 同頻不同相的多周期約束
7.2.7 快時鐘域到慢時鐘域的多周期約束
7.2.8 慢時鐘域到快時鐘域的多周期約束
7.3 最大最小延遲約束
7.4 總結
第8章 FPGA代碼設計中的時序收斂方法
8.1 覆位電路設計
8.1.1 同步覆位
8.1.2 異步覆位
8.1.3 異步覆位同步釋放
8.2 跨時鐘域設計
8.2.1 單比特信號跨時鐘域
8.2.2 多比特信號跨時鐘域
8.3 代碼模塊的拆分
8.4 時鐘組
8.5 總結
第9章 時序分析和時序約束演練
9.1 時序分析工具的使用
9.1.1 添加約束
9.1.2 查看時序報告
9.2 內部路徑時序報告分析
9.2.1 路徑分析
9.2.2 片內資源時序優化
9.3 輸入延遲時序優化
9.3.1 時鐘直接輸入的情況
9.3.2 時鐘經過PLL的情況
9.4 輸出延遲時序優化
9.4.1 隨時鐘選擇
9.4.2 輸出延遲時序違例解決辦法
9.4.3 輸出延遲和輸入延遲的區分
9.5 總結
第10章 千兆以太網RGMII約束實例
10.1 RGMII
10.1.1 RGMII信號定義
10.1.2 RGMII信號組合定義
10.1.3 RGMII的三種速率模式
10.2 RGMII時序
10.2.1 發送端
10.2.2 接收端
10.2.3 B50610RGMII PHY
10.2.48 8E1518RGMII PHY
10.2.5 RTL8211RGMII PHY
10.2.6 YT8531(D)CRGMII接口PHY
10.3 RGMII時序約束
10.3.1 RX接口延時模式約束
10.3.2 RX接口非延時模式約束
10.3.3 TX接口延時模式約束
10.3.4 TX接口非延時模式約束
10.4 總結
第11章 ADS422x接口約束實例
11.11 25MHz時鐘采樣的情況
11.22 50MHz時鐘采樣的情況
11.3 總結
第12章 AD9248/AD9767接口約束實例
12.1 AD
12.2 AD
12.3 總結
第13章 SPIAD7606約束實例
13.1 AD
13.2 總結
第14章 EEPROMI2C總線約束實例
14.1 M24C
14.2 總結