Xilinx ZYNQ-7000AP SoC 開發實戰指南 Xilinx ZYNQ-7000 AP SoC开发实战指南

符曉, 張國斌, 朱洪順

  • 出版商: 清華大學
  • 出版日期: 2016-01-01
  • 售價: $294
  • 貴賓價: 9.5$279
  • 語言: 簡體中文
  • 頁數: 292
  • 裝訂: 平裝
  • ISBN: 7302414912
  • ISBN-13: 9787302414919

立即出貨 (庫存=1)

買這商品的人也買了...

相關主題

商品描述

<內容簡介>
   
本書基於Xilinx公司的ZYNQ7000 AP SoC,介紹了其體系結構與開發思想,並使用多個實例講述了其開發方法與流程。全書共9章。書中講述了ZYNQ7000 AP SoC家族的特點、體係與結構以及軟件開發的獨特之處;以Vivado開發套件為基礎,講述了ZYNQ7000 AP SoC的軟硬件開發流程;為了方便使用ISE/PlanAhead軟件的讀者入手,還簡要描述了使用它們開發ZYNQ7000 AP SoC嵌入式軟件的方法,但本書仍以Vivado套件為主要工具進行開發講解;給出了常用外設的使用示例,包括MIO/ EMIO接口、通用I/O、中斷控制器、定時器系統等,還給出了XADC模塊的使用示例;圍繞Vivado以IP為中心的設計思想,用實例講解瞭如何設計用戶自定義IP核;使用System Generator for DSP在Matlab/Simulink環境下建模,介紹了基於模型的DSP算法設計,並通過多個實例講解了其設計思想和設計流程;使用Vivado HLS軟件,通過多個實例講述了高層次綜合的設計思想和設計流程。
本書可作為電子通信、軟件工程、自動控制、智能儀器和物聯網相關專業高年級本科生或研究生學習嵌入式操作系統及其應用技術的教材,也可作為嵌入式系統開發和研究人員的參考用書。

<章節目錄>

第1章不只是芯片,更是完整的平臺產品
1.1FPGA的這三十年
1.2FPGA的芯片結構
1.3傳統的FPGA開發基本流程
1.4Xilinx FPGA家族介紹
1.5Xilinx開發工具與設計平臺
1.5.1ISE與Vivado、 Vivado HLS簡介
1.5.2System Generator簡介
1.6為什麼使用ZYNQ
1.6.1ZYNQ家族的優勢
1.6.2ZYNQ家族的主要應用
1.6.3現有的ZYNQ家族器件
1.6.4ZYNQ家族的特性
1.7UltraFast設計方法
第2章ZYNQ的體系、結構與開發思想
2.1應用處理器單元
2.1.1APU的基本功能
2.1.2APU的系統級視圖
2.2信號、接口與引腳
2.2.1電源引腳
2.2.2PS I/O引腳
2.2.3PSPL電平移位使能
2.2.4PSPL MIOEMIO信號與接口
2.3時鐘
2.3.1時鐘系統
2.3.2CPU時鐘
2.4復位
2.4.1復位後的啟動流程
2.4.2復位資源
2.5JTAG調試與測試
2.6啟動與配置
2.6.1PS的啟動過程
2.6.2PL的啟動過程
2.7系統互聯結構
2.8可編程邏輯PL
2.8.1PL的組件
2.8.2輸入/輸出
2.8.3PL的配置
2.9ZYNQ開發思想
2.9.1ZYNQ7000軟件開發的特點
2.9.2ZYNQ7000 SoC軟件與應用的開發流程
2.9.3設備的驅動架構
2.9.4裸機程序開發流程
2.9.5Linux程序開發
2.10設計基於PL的算法加速器
2.10.1用PL為PS卸載
2.10.2PL與存儲系統的性能
2.10.3選擇PL接口
第3章ZYNQ7000 AP SoC設計與開發流程
3.1ZYNQ7000 AP SoC開發流程簡介
3.2基於Vivado+SDK的設計與開發
3.2.1使用Vivado構建硬件平臺
3.2.2使用SDK完成軟件開發
3.2.3啟動鏡像文件的生成與下載
3.3基於PlanAhead+SDK的設計與開發
第4章ARM CortexA9外圍設備應用實例
4.1MIO/EMIO接口
4.1.1MIO/EMIO接口功能概述
4.1.2應用實例
4.2通用I/O模塊GPIO
4.2.1GPIO簡介
4.2.2功能詳述
4.2.3編程指南
4.2.4應用實例
4.3中斷控制器GIC
4.3.1GIC簡介
4.3.2中斷源分類
4.3.3中斷優先級仲裁
4.3.4相關寄存器
4.3.5應用實例
4.4定時器系統
4.4.1定時器系統簡介
4.4.2私有定時器、私有看門狗
4.4 .3全局定時器
4.4.4系統看門狗
4.4.5TTC單元
4.4.6編程指南
4.4.7相關寄存器
4.4.8應用實例
第5章XADC模塊應用實例
5.1簡介
5.2功能詳述
5.2.1XADC模塊相關引腳
5.2.2模擬量輸入類型及量化關係
5.2.3電壓、溫度的記錄與報警
5.2.4自動校正功能
5.3XADC工作模式
5.3.1單通道模式
5.3.2自動序列模式
5.3.3外部多路復用器模式
5.4控制接口
5.4.1DPR/JTAGTAP接口
5.4.2常用接口單元
5.5相關寄存器
5.5.1狀態寄存器
5.5.2控制寄存器
5.6應用實例
5.6.1基於Vivado的XADC模塊硬件配置
5.6.2基於SDK的軟件開發
第6章用戶IP核的定製
6.1基於Vivado的用戶IP核封裝與例化
6.1.1用戶IP核的建立
6.1.2用戶IP核邏輯功能的設計與封裝
6.1.3用戶IP核的例化
6.2基於SDK的編程指導
第7章基於模型的DSP設計
7.1System Generator的安裝、系統要求與配置
7.2Simulink的基本使用方法
7.3創建基於System Generator的簡單設計
7.4定點數據類型的處理
7.5系統控制與狀態機
7.6多速率與串並轉換
7.7使用存儲單元
7.8在Vivado IDE中使用System Generator模型
7.9把C/C++程序導入System Generator模型
7.10把System Generator模型封裝為自定義IP
7.11對System Generator中生成的AXI4 Lite接口的模型進行驗證
第8章Vivado高層次綜合
8.1Vivado HLS的基本開發方法
8.2Vivado HLS中的數據類型
8.2.1任意精度整數類型
8.2.2Vivado HLS支持的數學函數類型
8.3Vivado HLS中的接口綜合
8.3.1模塊級別的I/O協議
8.3.2埠類型的處理
8.3.3如何把數組實現為RTL接口
8.3.4如何把數組實現為AXI4的相關接口
8.4在Vivado IPI中使用HLS生成的IP
8.5把使用HLS生成的IP用作PS的外設
第9章MicroZed開發板的介紹
9.1MicroZed基本介紹
9.2下載程序與測試
9.3測試更多的DDR內存空間
9.4在MicroZed上運行開源Linux
9.4.1在Linux中控制GPIO
9.4.2在Linux中進行以太網通信
9.4.3測試PS與USB的通信
9.4.4由PS向PL提供時鐘信號
參考文獻