數字集成電路設計實踐
王明羽、虞誌益、李兆麟
- 出版商: 清華大學
- 出版日期: 2026-04-01
- 售價: $294
- 語言: 簡體中文
- ISBN: 7302713324
- ISBN-13: 9787302713326
-
相關分類:
微電子學 Microelectronics
下單後立即進貨 (約4週~6週)
商品描述
作者簡介
目錄大綱
目錄
第1章數字集成電路設計概述
1.1集成電路發展概述
1.2數字集成電路設計流程
1.3數字集成電路設計方法
1.3.1基於FPGA的設計方法
1.3.2基於標準單元的設計方法
1.3.3全定制設計方法
第2章實驗環境與軟件工具
2.1基於標準單元設計的EDA工具介紹
2.1.1仿真和驗證工具
2.1.2邏輯綜合和優化工具
2.1.3靜態時序分析工具
2.1.4版圖布局布線工具
2.2基於全定制設計的EDA工具介紹
2.3Cadence Virtuoso基本操作介紹
第3章CMOS反相器設計
3.1實驗目的
3.2實驗原理
3.2.1開關閾值
3.2.2噪聲容限
3.2.3延時
3.2.4功耗
3.3實驗內容
3.3.1反相器尺寸設計
3.3.2噪聲容限測量與分析
3.3.3延時測量與分析
3.3.4功耗測量與分析
第4章CMOS反相器版圖設計
4.1實驗目的
4.2實驗原理
4.2.1版圖概念
4.2.2版圖繪制快捷鍵
4.3實驗內容
4.3.1新建版圖
4.3.2繪制版圖
4.3.3DRC仿真
4.3.4LVS檢驗
第5章邏輯門延時優化設計
5.1實驗目的
5.2實驗原理
5.2.1邏輯門傳播延時——RC模型
5.2.2邏輯門傳播延時與輸入變量的關系
5.2.3邏輯門傳播延時與扇入的關系
5.2.4邏輯路徑的傳播延時模型和優化
5.3實驗內容
5.3.1延時測試分析
5.3.2延時優化測試分析
5.3.3邏輯門延時優化設計
第6章有比邏輯設計
6.1實驗目的
6.2實驗原理
6.3實驗內容
6.3.1偽NMOS NOR門設計
6.3.2靜態功耗測量與分析
6.3.3與靜態互補CMOS邏輯門比較分析
第7章傳輸門邏輯設計
7.1實驗目的
7.2實驗原理
7.2.1傳輸管和傳輸門
7.2.2傳輸門加法器
7.3實驗內容
7.3.1多路選擇器設計
7.3.2傳輸門加法器設計
7.3.3傳輸門加法器延時測量與分析
第8章加法器設計
8.1實驗目的
8.2實驗原理
8.3實驗內容
8.3.1全加器設計
8.3.2多位加法器設計
第9章動態邏輯設計
9.1實驗目的
9.2實驗原理
9.2.1基本原理
9.2.2信號完整性問題
9.2.3串聯動態門
9.3實驗內容
9.3.1基於動態邏輯的邏輯門電路設計
9.3.2基於動態邏輯的觸發器設計
第10章鎖存器和寄存器設計
10.1實驗目的
10.2實驗原理
10.3實驗內容
10.3.1寄存器電路設計
10.3.2計數器電路設計
第11章乘法器設計
11.1實驗目的
11.2實驗原理
11.3實驗內容
11.3.1無符號乘法器電路設計
11.3.2有符號乘法器電路設計
11.3.3Booth乘法器電路設計
第12章移位器設計
12.1實驗目的
12.2實驗原理
12.2.1可變位數移位類型
12.2.2鬥式移位器和桶式移位器
12.3實驗內容
12.3.1陣列鬥式移位器設計
12.3.2對數桶式移位器設計
第13章SRAM存儲器設計
13.1實驗目的
13.2實驗原理
13.2.1SRAM單元穩定性
13.2.2SRAM存儲器外圍電路
13.3實驗內容
13.3.1SRAM單元穩定性測試分析
13.3.2外圍電路設計
13.3.3SRAM存儲陣列設計
第14章矩陣乘加運算電路設計
14.1實驗目的
14.2實驗原理
14.3實驗內容
14.3.1基於加法樹的MAC電路設計
14.3.2脈動陣列電路設計
第15章存算一體電路設計
15.1定點存算一體電路設計
15.1.1實驗目的
15.1.2實驗原理
15.1.3實驗內容
15.2浮點存算一體電路設計
15.2.1實驗目的
15.2.2實驗原理
15.2.3實驗內容
15.3稀疏定點存算一體電路設計
15.3.1實驗目的
15.3.2實驗原理
15.3.3實驗內容
參考文獻
視頻目錄
視 頻 名 稱時長/分鐘位置
第01集 CMOS反相器設計15第3章
第02集 邏輯門延時優化設計6第5章
第03集 有比邏輯設計6第6章
第04集 傳輸門邏輯設計7第7章
第05集 全加器和四位加法器設計4第8章
第06集 動態邏輯設計4第9章
第07集 鎖存器和寄存器設計7第10章
第08集 乘法器設計10第11章
第09集 移位器設計5第12章
第10集 SRAM存儲器設計5第13章
第11集 矩陣乘加運算電路設計12第14章
