Digital Logic Design Using Verilog: Coding and RTL Synthesis 2nd ed. 2022 Edition

Taraate, Vaibbhav

Digital Logic Design Using Verilog: Coding and RTL Synthesis 2nd ed. 2022 Edition

買這商品的人也買了...

商品描述

Introduction.- Combinational Logic Design (Part I).- Combinational Logic Design (Part II).- Combinational Design Guidelines.- Sequential Logic Design.- Sequential Design Guidelines.- Complex Designs using Verilog RTL.- Finite State Machines.- Simulation Concepts and PLD Based Designs.- RTL Synthesis.- Static Timing Analysis (STA).- Constraining Design.- Multiple Clock Domain Designs.- Low Power Design.- RTL Design for SOCs.

商品描述(中文翻譯)

導論- 組合邏輯設計（第一部分）- 組合邏輯設計（第二部分）- 組合設計指南- 順序邏輯設計- 順序設計指南- 使用Verilog RTL進行複雜設計- 有限狀態機- 模擬概念和基於PLD的設計- RTL綜合- 靜態時序分析（STA）- 约束設計- 多時鐘域設計- 低功耗設計- 面向SOC的RTL設計

類似商品