RTL設計師面試攻略(芯片從設計到交付的全流程)
孫健//魏東
- 出版商: 科學出版
- 出版日期: 2026-01-01
- 售價: $408
- 語言: 簡體中文
- ISBN: 7030838211
- ISBN-13: 9787030838216
-
相關分類:
VLSI
- 此書翻譯自: Crack the Hardware Interview - from RTL Designers' Perspective: Architecture and Micro-architecture Design
尚未上市，歡迎預購
買這商品的人也買了...
-
系統管理員懶人包｜Shell Script 自動化指令集 (Wicked Cool Shell Scripts)$480$408 -
$888Perl 語言編程, 4/e (Programming Perl : Unmatched power for text processing and scripting, 4/e) -
Perl 語言 IC 設計實踐$474$450 -
Verilog HDL 設計實例手冊$534$507 -
$352數字集成電路設計 -
專用集成電路低功耗入門：分析、技術和規範$534$507 -
SystemVerilog 硬件設計：RTL 設計和驗證$468$445 -
基於 Vivado 的 FPGA 時序約束實戰$528$502 -
使用 SystemVerilog 進行 RTL 建模 (基於 SystemVerilog 的 ASIC 與 FPGA 設計)$588$559 -
$611AI 處理器硬件架構設計 -
芯片形式化驗證原理、方法與實戰$594$564
相關主題
商品描述
本書從RTL設計師視角出發，系統梳理 ASIC/VLSI行業標準工作流程中的關鍵知識與面試 要點，通過分享行業經驗與獨特視角，幫助讀者理 解企業所需技能，提升面試競爭力，斬獲心儀職位 。全書分為三大部分： 部分圍繞架構與微架構 展開，涵蓋CPU流水線、CPU亂序調度、虛擬內存和 TLB、緩存一致性、FIFO、CDC、LRU算法、重排序 、仲裁器、數字分頻器、算術邏輯設計、序列產生 器等；第二部分聚焦驗證、實現、綜合與功耗，詳 細講解設計驗證、形式驗證、CDC檢查、RDC檢查、 ECO流程等；第三部分涉及物理設計和芯片調試，包 括STA、SDC、時序ECO等；同時在末尾分享行為類 問題及實用面試建議等。
